先进EMC的PCB 设计和布局 第8部分

先进EMC的PCB设计和布局第8部分-上半部-----一些多方面的最终问题这是8篇关于印刷电路版PCB设计和布局中在电磁兼容性EMC的实践验证过的设计技术系列文章中的最后一篇。这个系列适合将在PCB上构造的电子电路的设计人员，并可作为PCB设计人员的课程。本系列覆盖了所有的应用领域，包括家用电器、商业/医学/工业设备、以及从汽车、铁路、船只到航空和军事领域。PCB技术在以下方面是很有用的：·减少（或消除）封闭层次的屏蔽以节省成本；·减少设计迭代的次数，从而减少上市时间和遵从标准的成本；·改进位于同一位置的无线数据通信(GSM、DECT、蓝牙、IEEE802.11等)的有效范围；·使用甚高速设备或大功率数字信号处理(DSP)；·使用最新的IC技术(130nm或90nm芯片处理，“芯片尺度”包装等)。本系列覆盖的主题包括：1.节省时间和总体成本；2.隔离和接口抑制；3.PCB基座粘合；4.OV和电源的参考平面；5.解除耦合，包括埋入式电容技术；6.发射线；7.路由和层堆叠，包括微经由技术；8.一些多方面的最终问题。本文是这个系列的最后一部分，希望读者阅读后，能找到一些感兴趣或有用的东西。在此前，电磁兼容杂志发表的电磁兼容技术设计系列文章[1]就包括了一节PCB设计和布局，但仅仅覆盖了PCB中最基本的EMC技术，即无论电路有多简单，所有PCB都必须遵循的技术。那个系列已经发布。该作者发表的其它文章和书籍也涉及到PCB的基本EMC问题。与上面的文章一样，本系列也不会将太多的时间花费在分析这些技术为何有效的方面，而是集中于描述它们的实际应用，以及适用的条件。但这些技术是在实践中经过世界上无数设计人员验证过的，这些技术为何有效，是为学术界了解的，因此可以放心使用。本系列描述了少数还没有完全检验过的技术，在适当的时候，我们会指出。本系列本部分的内容：1到PCB的电源连接2低介电常数（Low-K）绝缘材料3芯片尺寸包装（Chip-scalepackages，CSP）4板上芯片（Chip-on-board，COB）5PCB上的散热（Heatsink）5.1散热的EMC效应5.2散热RF共振5.3将散热结合到PCB平面5.4组合屏蔽和散热5.5其它有用的散热技术5.6电源设备的散热6包装共振7消除钉子床（bed-of-nails）的测试垫或飞线探针测试（flyingprobetesting）8未使用的I/O针脚9晶体和震荡器10IC技巧11传输线两端端结的定位12电磁带宽间隙（ElectromagneticBandGap，EBG）13一些最终的PCB设计问题14注意制造商修板面设计或板层15考虑EMC设计的未来检验15.1在设计图上标记EMC设计特征或关键部分15.2EMC设计的质量控制过程16具有EMC能力的质量控制、变更控制、成本降低17折中18参考文献19一些有用的深入信息源1到PCB的电源连接所有携带电源和OV的PCB连接器都应该使用邻接其电源的针脚和OV连接。如果连接器较长，就应该有大量的电源/OV针脚对沿着整个长度分布，如果连接器还比较宽，就还应该有大量的电源/OV针脚对沿着整个区域分布。理想时每个信号针脚都应该有一个邻接的电源/0V针脚对，但由于成本和空间约束，通常仅对关键信号才这样作，诸如高速（例如Gb/s）互连。为Gb/s互连使用差分线对可以放宽这个约束，可以为每两个或更多的信号设置一个电源/0V线对。差分线对(在其驱动器、PCB迹线、连接器针脚和外部连接电缆中，参见[6]中的不均衡越低，对于给定EMC性能水平，给定数目的信号需要的电源/OV针脚对就越少。图8A10个连接端子的例子这个例子不均匀双端子，高数字速率或频率信号不是很好电源出/入针脚信号总是靠近0V针解耦电容(通常为10-100nF)应该放置在电源和接地之间，紧靠连接器针脚的每个电源/OV对。在主电源进入PCB的地方，应该放置一个大容量解耦器。在过去，高于470nF的大容量解耦一般用电解质电容完成，现在可以用高达100μF（具有较低的电压比率）的多层陶瓷来实现，而且效率比电解质高、体积更小、更可靠、并且可逆。上述指南也适用于到电缆的连接，以及板间连接。当用一个底板类型组件时，将电源/OV针脚对沿每个连接器的整个区域分布，有助于射频（RF）在组件中所有平面之间达到低阻连接。在夹层板类型的组件中，也是这样，但也推荐在子板/夹层板的边缘周围分布OV连接（也可以分布在其区域上面），这有助于控制空腔共振(参见[7]的第6节)。在多个电源与一个信号关联的地方，如在模拟设计(例如，+/-15V)中，上述指南也适用，但不是电源/OV针脚对，而是电源/OV针脚三联组(例如，+/-15V和0V)。2低介电常数k电介质（Low-Kdielectrics）同质基底（与诸如FR4等环氧玻璃基底相反）一般具有比FR4低的介电常数(’k’)，并具有较低损耗率，例如纯聚合物、液晶聚合物（liquidcrystalpolymer，LCP）。聚四氟乙烯（甚至泡末聚四氟乙烯）基底有时也用于低k非常重要的地方，但是基底越软，在组装PCB时就越难处理。较低的k使得传导速度大于FR4，较低的损耗使得将高频信号发送更远并保持良好的SI成为可能。低k基底的EMC优点在于有比较低的非均衡水平，这可以用差分线路对来实现，参见[6]的5.2。较高阻抗电线使用较薄的迹线，但使用薄层基底时，迹线宽度对于低成本制造就太小了。低k电介质对某些特征阻抗（全部是，否则都相同）使用较宽的迹线，在较高阻抗的传输线上使用就容易些，或者成本低些。除了自身的特性外，较高阻抗传输线中流过的电流较小，因此，辐射较低。在微波应用（例如卫星通信）中使用低k电介质已有数十年历史，随着信号处理速度的提高，人们长时间期待能在更主流的PCB，特别是PC主板和移动电话上使用它们，但迄今为止，设计人员有更好的方法保持使用低成本的FR4及其同类物。图8B显示了SI、基底损耗率、迹线长度之间的关系。当信号高于10Gb/s时，文献[9]指出，诸如FR4等玻璃纤基底上长度大于600mm的迹线将有严重的SI和/或EMC难度。文献[6]的5.2及其图6AK指出了一个方法，使用一层或两层同质电介质在其它低成本PCB中可以获得较好的收益。尽管本系列文章不打算讨论SI问题，图8C显示了FR4和LCP之间串音与迹线-迹线分割的有趣的比较。3芯片尺寸包装（Chip-scalepackages，CSP）一般可以制造这些具有优异SI和EMC的非常小的IC包装[10]，因为它们的较薄的包装将硅片放置在PCB中较靠近OV平面的地方，因此图象平面效应更强[11]。另外，具有非常小的内部互连，意味着它们作为低于首次共振频率的附属天线，效率低，它们的首次共振频率通常很高，因此，这些设备从设备提内的发射比较少。但是，这些非常小的器件的问题是，它们有高得多的开关边缘和较高频率的传导进PCB的电源分布和信号迹线中的噪声，这将大大恶化辐射。我知道有人用1kHz的时钟频率使用CSP，这一直超过了发射限制到1GHz(它的时钟的百万分之一谐振)。但如果遵循本系列所有文章的建议，通常可以让它们具有比它们要取代的更大设备的更好的EMC。4板上芯片（Chip-on-board，COB）在COB中，无遮蔽的硅冲垫（芯片）粘接到PCB，电线粘接到镀金PCB垫上，然后用环氧树脂或硅酮树脂泡加盖（’blobtopped’）进行保护。这是很低成本的PCB组装技术，通常用于大容量低成本消费产品的PCB中，或者用于表面粗糙和可靠的产品中。但是尽管其有较小的PCB垫底、低（容积）成本和粗糙性，COB似乎被大多数其它产品的设计人员所忽略。COB的小尺寸及其在PCB中紧紧靠近OV平面，意味着具有较好的EMC，但是如果仍需要屏蔽它们时，就可以使用较小的屏蔽罐，参见[12]。但是，在COB的泡状盖保护上面喷上感应墨水，屏蔽COB就比较容易，且成本低。这种方式形成的屏蔽尺寸通常小内部共振仅仅在10GHz以上，以致内部还没有空隙（在PCB表面），因此，其屏蔽效能可以高达数GHz，PCB屏蔽的更多信息参见[12]。5PCB上的散热5.1散热的EMC效应当IC或电源晶体管中的电压波动时，金属散热器与其冷却的IC或电源半导体之间的零散电容将零散噪声电流注入散热器，其结果是，浮动的散热器经历波动的噪声电压，引起电场发射。由于散热器可能很大，并可能远在PCB中OV平面之上，就可能成为发射的高效辐射器。在IC或电源半导体内，到散热器的零散电容是连接电线和铅框引起的，还可能来自其硅片金属化模型(大于1GHz)。许多类型的电源晶体管将其一个端接(例如，集电极、漏极、阳极)连接到其金属调整片或金属体，这些相对大的金属区域与它们装配到其上的疏散热器之间的零散电容，可以达到100pF。如果散热器连接到参考电压点，就会向里面注入波动的电流，并取决于连接的阻抗和电流的幅度，还会经历波动的电压。如果参考电压点不是正确的点，则以这种方式注入到其中的噪声电流可以引起自干扰或引起更多的发射。来自散热器的电场可以直接发射，引起辐射发射的问题，它们也可以与导体和金属框架耦合，引起传导发射的问题。如果散热器引起发射问题，可能从散热器耦合的外部电磁场产生抗扰性问题，在这里它可能耦合进IC或电源设备。因此，减少散热器发射也可以改进抗扰性。没有大于150kHz发射的低频电路可能永远不用使用这里描述的散热技术来改进抗扰性。对于良好的EMC(发射和抗扰性)，将散热器连接到在第一地点实际引起波动电压的半导体的参考电压点，非常重要。在IC情况下，这是0V平面，在电源晶体管情况下，这是其引出电源的电压横杆之一，通常是经过最低阻抗连接到设备的横杆。连接方法、平面或电源横杆在涉及到的最高频率下具有低阻抗，这也很重要。在本节其余部分，将假设散热器连接到PCB中的铜参考平面，这是控制大于几个MHz的频率所需要的。这个技术可以认为是减少原来从IC或晶体管中的导体流入散热器的零散电容电流的回路区域(对于良好的EMC，最好总是使用最小的路径长度和最小的回路区域，将零散电流返回到其起源的地方路径长度在涉及的最高频率处，应该远小于λ/10，越短越好)。除了最简单的散热器(例如，矩形金属块)，1GHz(或更到)一下的精确分析需要计算机模拟，并考虑下面因素：·散热器几何形状·半导体类型和位置·到任何OV平面和/或基座的接近性·任何到参考点的连接的物理结构·其连接到的参考点的物理特征·散热器到实际发射源的接近性(例如，硅片及其结合电线和铅框)本节其余部分将详细讨论这些设计问题。5.2散热RF共振文献[13]和[14]包含大量有用的散热器共振信息，包括散热器形状和设备位置指南。当散热器的任何维度的尺寸或它制造的一个或多个空穴的尺寸，超过涉及的最高频率处的λ/10时，共振效应才开始发生。当共振频率碰巧与信号频率或其谐振频率一致时，来自散热器的发射可以增加30dB或更多。最低的共振频率由其最长的三维对角线的半波共振确定，例如，60mm管状散热器的首次（最低）共振在1.4GHz左右。文献[7]讨论可PCB与其基座之间、两个PCB之间的空穴共振，其设计指南也可以用于散热器制造的空穴。方形或管状散热器倾向于在其结构内有最高的共振频率，最好最低共振频率高于涉及的最高频率。但是，这类对称形状的散热器倾向于在最低频率处具有更高的Q，如果这些频率在涉及的频率内（特别是在与时钟谐振相同的频率时），就会有问题。为避免这个问题，要制造成矩形的，不能太长太薄，避免简单的长：宽：高比率(例如，1:2:3)，如图8E。在涉及的频率范围内存在散热共振的地方，IC或电源晶体管的最佳位置通常是散热器的基座的中央，这也通常对于其热性能也是最佳的。边缘位置引起较大的共振增益和较高的发射。在翅片之间的通道中央最佳，直到通道本身共振为止(但这一般远高于基座共振的频率)。垂直翅片减少其排列方向的共振增益(Q值)，因此，通常最好将翅片沿最长的、散热器维度方向排列。垂直翅片增加多数/所有共振模态的共振增益，参见图8F、8G和8H。5.3将散热结合到PCB平