快快乐乐跟我学高速PCB设计

快快乐乐跟我学高速PCB设计(转)(2009-06-2020:22:49)标签：杂谈分类：PCB快快乐乐跟我学高速PCB设计2008/04/[e-mail]“12层电路板怎么画啊？”“2.5GHz的高速电路怎么布线才能稳定工作？”“BGA芯片下面怎么布线？孔怎么打？线宽如何确定？”“我想做i-ram2，但是以前只画过SDRAM，不知道DDRII电路怎么布，咋办？”“如何画手机主板？PC机主板？PCI采集卡？通信背板？ARM9核心板？千兆网络接口？”......随着技术的不断发展，高速多层电路越来越流行，学会这项技术就意味着更高的薪酬，更好的发展前景，即使是低速电路，由于芯片工艺的进步，信号边沿越来越陡峭，也需要按照高速电路来分析，但是，目前国内大多数硬件工程师都属于“自学成材”，没有经过专业系统的训练，再加上有些技术属于“概不外传”的绝招，导致初学者没有设计思路，面对复杂的高速电路一头雾水，看不懂图纸，不知如何下手。下面我将高速PCB设计经验和心得体会系统地呈现给大家，希望能对你有所帮助。简单说，画PCB就是画画儿，画一些点、线、面几何图形，研究其抽象的拓扑结构。然而，为了画PCB，我们还要做些额外的辅助工作：体系架构设计；IC/FPGA设计；绘制原理图；生产；测试；模具。高速PCB更是需要复杂的信号数学模型来指导我们的设计，绝不是一件简单的工作。好的PCB要：可靠、可生产、可测试、可维护。======|点|======观察PCB上的图形，首先会注意到存在大量的“点”，包括：过孔引脚焊盘MARK点ICT测试点安装孔......这里要谈的内容是：盲孔、埋孔、过孔；过孔会引起阻抗不连续；过孔载流量和周长的关系；板厚孔径比；BGA下的过孔；多个过孔共享一条线；金属化与非金属化；中心孔、焊盘、热焊盘优选尺寸；MARK点的识别、共享，何时需要MARK点；ICT定位孔要求；ICT测试点要求；多点接地；马蹄形孔(跑道孔)；堵绿油工艺；点线间距；十字花盘......======|线|======其次，你会看到大量的“线”，线的属性有：长、宽、高(厚)线间距导角传输线模型延迟......这里你要知道的是：最大/最小线长度；等长线；线宽和阻抗的关系；线宽铜厚温度和载流量的关系；3W规则；1盎司铜重相当于多少um；圆弧走线；微带线和带状线；表面信号线和板内信号线的延迟时间(ps/英寸)......======|面|======最后，关于“面”，就是布局。布局的关键是先确定固定的接口接插件位置，再根据冷热、高速低速、重要次要均衡分布原则调整各元器件位置。============|拓扑结构|============了解了点线面就可以开始布局了，常用的拓扑结构有：星型菊花链树枝点对点......各种结构各有优缺点、限制条件和适用范围，我们会详细论述。============|层叠结构|============在画板之前要先确定层叠结构，这里我们会举例说明4层、6层、8层、16层板的层叠方法，以及通过一个4层板说明如何辨别层叠的好坏。部分内容如下：首先，要划分层叠结构，为了方便设计，最好以基板为中心，向两侧对称分布，相临信号层之间用电地层隔离。层叠结构(4层、6层、8层、16层)：对于传输线，顶底层采用微带线模型分析，内部信号层用带状线模型。6层/10层/14层/18层基板两侧的信号层最好用软件仿真，比较麻烦。6层/10层/14层/18层等基板两侧是信号层，没有电地隔离，需要注意相临层垂直走线和避免交流环路。如果还有其他电源，优先在信号层走粗线，尽量不要分割电地层。=====玻璃纤维基板-----FR4绝缘介质材料S(*)信号层(层号)TOP顶层信号层BOTTOM底层信号层TOPTOPTOPTOP----------------------------GND2+5V+5V+3.3V=======---------------------+5VS3S3S3-------=======--------------BOTTOMS4GND4GND4-------=======-------GND5GND5S5---------------------BOTTOMS6+1.5V--------------+3.3VS7--------------BOTTOMGND8=======GND9-------S10-------+1.0V-------S12-------GND13-------S14-------+1.8V-------BOTTOM一个四层板的层叠设计方案，确定哪种最好：第一种第二种第三种Layer1SignalGndGndLayer2Gnd/PwrSignal/PwrSignalLayer3Pwr/GNDSignal/PwrSignalLayer4SignalGndPwr更多内容可以看www.armecos.com文章中心里的《PCB多层电路板设计与制作指导》。============|电地分割|============在电源种类比较多的情况下，就需要在同层开槽分割电地平面，分割导致电流回流路径被阻断，跨越分割的线上阻抗不连续，如何减少分割的影响呢？这里给出若干解决方法。有时，分割的影响是有益的，例如：RJ45网络插座变压器下面的分割可以减少网线上传导的干扰，此时，我们就要充分利用分割的优点。一些相关内容：正片/负片、压差、分割区内走线，完整电地平面......FR4-------2.5G-5GRogers----10G==========|接插件|==========这个有什么可讲的，不就是一些2mm欧式插座，PMC插座之类的东西嘛！其实，接插件的学问可大了，为什么有些人设计的板子不稳定？为什么抗干扰能力差？有部分原因就是由接插件引起的。首先要注意的就是引脚排布，重要信号线两边放什么，对端放什么，高速信号线周围放什么信号，特别讲究。有些人在时钟信号线对面放高速信号；1A电流只用一两根引脚接入；重要信号线周围不分配多余的保护地线等等，如果引脚分布不合理，即使板子内部设计得再好，也不能保证整个电路稳定工作。光引脚分布合理还不成，下面的引出线也大有讲究，就拿电源引脚来说，虽然为1A电流分配了多个引入脚，但是怎么把这个电流引到板子上呢？过孔打几个，线多粗，如何保证电地通道完整性？要不要铺铜？等等。其次，要注意封装。你知道有几种封装呢？一种是丝印封装，就是印在板子的器件外型丝印，这个照着手册就可以画出。有人倒是按照手册画出了丝印封装，但是做回板子后器件却装不上，原来该器件的外型比丝印大，其他小器件被焊接在这个器件下面了，这就是第二种封装---外型封装。器件终于被安装到板子上了，可是接头却比插座大，因为周围器件影响，插不上。这就是忽略接头封装造成的后果。即使接头封装合适，能插在牛头插座上，但是牛角打开后会占用更大的空间，两个牛头插座靠得太近的话，可能卡子打不开，这是忽略工作封装的后果。......封装共有九种之多，你知道几种呢？如果你知道的不全，是不是就不敢保证“一版成功”？光少做几版省下的钱就够你参加几次培训的了，是不是？最后，要了解到底是压接好还是焊接好？内存条平插、斜插、竖插哪种好？(从占用空间大小、散热、稳定性等方面考虑)一些插座类型：PMC、PCI、CPCI、DIMM、SODIMM================|其他重要内容|================限于篇幅，有些非常重要的内容这里只简单概括地罗列一下：时钟---这是非常重要的内容！源同步时钟模式；公共时钟模式：建立/保持时间始端匹配；终端匹配；点对点时钟分配驱动：0jitter抖动；0delay延时；环回；电压；频率上限晶体、晶振布线要点时钟线长度、线宽、线延时、线间距，周围留出空间，圆弧走线频率、精度电源---功率(标称、额定、最大、平均、峰值)上电时间上电顺序：现在复杂CPU芯片上电有顺序要求纹波种类：core、I/O、AVCC/AGND、PLL供电上电复位板上位置(噪声、散热、结构)AC/DC、DC/DC、LDO线性(从功耗、响应速度、电路简单性、噪声、适用性等几个角度考虑)滤波，电流大小、线宽，分割，层叠结构复位---上电复位电源监控手动复位看门狗系统复位、全局复位、局部复位FPGA加载控制与全局复位总线---总线架构优于CPU选型效率、健壮性PCI、PCI-X、ISA、PCMCIA、LVDS、serialBUS内存种类：cache、SDRAM、DDRI、DDRII、flash、bootrom、NVRAM、SRAM等接口---接口效率优于CPU选型常用接口：RS232、RS485、V.35、E1HDLC百兆、千兆、POS接口：MII、RMII、SMII、GMII、TBI(serdes)、UTOPIAI/II光口：单模/多模、SFP/GBICCPU----位宽：32bit、64bitCISC、RISC、MIPSNetworkProcessor多核CPU：如：IBMcell性价比效率OS散热功耗电源种类，上电顺序加载顺序仿真头(大众流行)产品周期供货情况规则---环路面积、3W规则、20H规则、正交规则、5-5规则、单点/多点接地......BGA----BGA器件与其他器件的间距BGA下面的孔和线怎么布BGA电地通路，孤铜去耦电容分布、反面器件分布......背板---板厚，板厚孔径比汇流排加强筋插座位置定位布线要求，时钟同步热插拔......其他---中断、上下拉电阻、看门狗电路、跳线、金手指、EMI/EMC/ESD、FPGA/CPLD、匹配、波峰焊工艺、散热、各种地的概念、热插拔、夹具留边，器件间距......jitter、delay、ring振铃、crosstalk串扰、反射、地弹电阻、电容、电感、磁珠、晶体、变压器、光耦......最小化电路、检查列表checklist从设计到生产的设计流程，所需数据产品生命周期例如：电阻的阻值是离散的，有标称阻值，允许偏差，注意额定功率和使用电压，材料，工艺，制作方法，特殊用途，色标等。电阻器的主要用途有1、限流；2、分压；3、定时；4、电流电压变换；5、阻抗匹配；6、改变电路参数；7、测温或温控；8、特殊电阻应用(过流、过压、过热保护)。0欧电阻用途？为什么电源脚同时并联一个大电容和一个小电容？为什么并联两个容量相同的电容？磁珠的使用场合，参数，陷波作用。变压器初次级隔离。LVDS设计经验谈，如何布LVDS差分线，如何放置匹配电阻？PECL电平电路设计......===================|PCI板卡布线参考|===================PCI总线具有自动配置功能，数据带宽大，广泛应用于数据I/O设备，下面以PCI采集卡为例说明如何综合使用前面所讲内容。好多人画板都是直接抄别人，其实，看看框图就可以了，比如：有些板子参考设计上使用了bootrom/flash，为了方便生产，可我不一定用啊，那就不能直接抄了。PCI卡上有三种电源：3.3v、5v、12v，怎么分割电源层呢？怎么样才能保证电地平面完整呢？12v用于风扇属于低速信号，如何布低速高压电源信号呢？我们会教你一种巧妙方法满足所有条件，还不降低性能。PCI的元件只能放在B面上，板厚不能超过1.6mm，否则插不进去。中断线可以共享。正面线不打孔，背面线只打一个孔。clock线约束为小于等于2.5，其他线为小于等于1.5。中断复位线可以走很长。因为卡槽接触点在金手指中间，所以要在接触点以下分割电地，不要在上面分。以金手指中间为界向下铺电地。时钟和其他信号线间距要够大，可以在其附近走低速复位线。走线要算总长，PCI很皮实，即使不满足要求，也可能正常工作。更多内容，我们最好看图讲比较好。=================|DDRII布线参考|=================DDRII内存比传统的SDRAM内存速度快，功耗低、价格便宜，它采用源同步数据选通信号和数据同传方式，在选通的上下边沿都采样数据，所以，性能得到