电磁兼容的印制电路板设计_格式

目录i目录第一章电磁兼容与PCB设计......................................................................21.1电磁兼容（EMC）的基本术语.......................................................21.2PCB制板工具的介绍.......................................................................21.3电磁干扰的分类与来源....................................................................21.4电磁兼容（EMC）与麦克斯韦方程................................................21.5被动组件隐藏的RF特性.................................................................31.6信号完整性.......................................................................................51.6.1传输线原理............................................................................61.6.2串扰........................................................................................71.6.3反射........................................................................................81.7电磁兼容的电路设计原则................................................................91.8PCB布层与元器件的布局.............................................................101.9PCB的布线及3-W原则................................................................101.10电源与地及20H原则...................................................................131.11数模混合电路...............................................................................171.12退耦..............................................................................................18第一章电磁兼容与PCB设计2第一章电磁兼容与PCB设计1.1电磁兼容（EMC）的基本术语1.2PCB制板工具的介绍1.3电磁干扰的分类与来源1.4电磁兼容（EMC）与麦克斯韦方程电磁兼容（EMC）从本质上都可以用麦克斯韦方程组来解释。变化的电场产生磁场，变化的磁场产生电场。LSBEdldst∂⋅=-⋅∂∫∫∫（1-1）LSDHdlIdst∂⋅=+⋅∂∫∫∫（1-2）闭合回路产生的最大场强是：2380SAfIEr=（1-3）式中：E—最大辐射场强（uV/m）；r—回路和测量天线之间的距离（m）；f—频率（MHz）；IS—电流（mA）；文档整理3A—回路面积（cm2）由式（1）可以看出，场强和回路面积成正比。为减小差模发射电平，除减小源电流外，应该减小环路面积。共模辐射是由于在电路设计之外的电压降造成的。这种电压降致使电路的些接是部分的电压比真实参考地面高。与受影响的接地系统相连的电缆就作为天线，辐射共模的场分量。远场分量可用下式描述：KIlfEr×××=（1-4）式中：K—发射系数；I—共模电流（A）；l—线的长度（m）；f—发射的频率（MHz）；r—距离（m）.由式（2）可以看出场强和电缆的长度成正比，减小共模发射应降低共模电流和缩短电缆线的长度。1.5被动组件隐藏的RF特性在PCB中，许多被动组件存在隐藏的特性，比如，在高频时电阻会表现出谐振电路的特性，即表现出一个电阻和一个电容并联后，在并联的两端与电感串联的特性。在高频时，一个电容会表现为电容两端和电感及电阻串联的特性。在高频情况下，被动组件都会表现出它在低频时很难看到的现象，寄生电感和寄生电容效应会在高频下带来意想不到的情况。第一章电磁兼容与PCB设计4要设计出满足EMC和信号完整性要求的PCB产品，必须深刻认识到被动组件在高频下表现出来的RF隐蔽特性。对于被动组件的隐藏的RF特性中，要注意到，大部分都是因为寄生电感的效应，在高频情况下表现出较大的阻抗，所带来的EMC问题。故避免寄生电感和减小阻抗是EMC产品设计的一个重要观注点。被动组件中的电容因为引脚电感和走线及过孔所带来的寄生电感，随着频率的升高阻抗会发生变化，其中在谐振时，阻抗最小，当频率高于谐振频率时，就会表现出电感的效应，电容的效应将会减弱，影响电容所启到的退耦和滤波的作用。容值直插式（0.25in引脚）表贴式（0805）1.0uF2.6MHz5MHz0.1uF8.2MHz16MHz0.01uF26MHz50MHz1000pF82MHz159MHz500pF116MHz225MHz100pF260MHz503MHz10pF821MHz1.6GHz由上表可以看出，随着电容的减小，电容的谐振频率升高，故在选择退耦电文档整理5容时，如果频率高，可以选择容值小的电容进行退耦，以达到退耦效果。而对比直插式电容和贴片电容，SMT表贴电容由于引线电感小，小尺寸封装，所以它的谐振频率就高。而退耦电容的有效性要求其电感必须小，故SMT是退耦电容的最佳选择。1.6信号完整性信号完整性（SignalIntegrity，简称SI）是指信号线上的信号质量。表示信号质量和信号经传输媒质传输后仍保持正确的功能特性，也就是要求信号从源端经过传输媒质后必须把信息完整无误得传送到负载端。信号完整性的问题：过冲（上冲&下冲），振铃，码间串扰，同步开关噪声，串扰，反射，地弹，延迟。在低频电路中，信号的完整性的要求并不显得那么明显，但是随着频率的升高，反射、串扰、RF辐射的发生，信号的完整性就显得越来越重要了。第一章电磁兼容与PCB设计61.6.1传输线原理凡是能够引导电磁波沿一定方向传输的导体，介质，或由它们共同组成的导波系统，都可以称为传输线。PCB中其实可以这样理解，具有一定长度的导体就构成传输线，其中一个导体成为信号传输的通道，而另个一个导体则构成信号返回的通道。传输线作为一个分布参数的系统，具体特征：1、电参数分布在其占据的所有空间位置上；2、信号的传输需要时间；3、信号是时间和位置的函数。集总参数系统：1、理想化模型。2、电参数都集中在电路元件上。3、元件之间的连线对信号的传输没有影响，即信号传输不需要时间；4、号仅仅是时间的函数。特性阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗值。△Z=△V/△I。PCB的特性阻抗的简化计算：微带线：文档整理70875.98ln0.81.41rZwte=++（Ω）带状线：0604ln0.67(0.8)rhZwtpe=+（Ω）由上两式可以看出：特性阻抗与线宽W正反比，与线的厚度t正反比，与介质的电介质常数εr的平方根正反比，与介质的厚度成正比。FR4材料的为4.51.6.2串扰串扰是EMI传播的主要途径，会引起走线间干扰。串扰包括电容耦合和电感耦合。电容耦合通常是因为走线位于另一走线的上方或参考层上方。电感耦合通常是因为物理位置上直十分接近的走线。串扰的抑制：1、根据电路的的功能分类逻辑器件，合理布局电路板；2、尽量避免长距离的平行走线，尽可能拉开线与线之间的距离以最小化电感耦合；3、在一些对于敏感的信号线之间，设计一根接地印刷线，可以有效抑制串扰；4、元件要远离I/O互连接口及其它易受数据干扰及耦合影响的区域；5、降低信号到地的参考距离；6、降低走线阻抗和信号驱动电平；7、把高噪声发射体（时钟、沿比较陡易产生干扰的信号、易被干扰的模拟小信号复位信号、片选信号）分割或隔离在不同的区域；8、对危险走线使用3-W原则。9、相邻两层的信号层走线应垂直，减小层间的容性耦合；同一层的平行走线第一章电磁兼容与PCB设计8间距要大，避免产生感性耦合。减小串扰的方法：1、在可能的情况下降低信号边沿的变化速率。通常在器件选型的时候，在满足设计规范的同时，尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变化的信号对慢速变化的信号有潜在的串扰危险；2、采用屏蔽措施。为高速信号提供保护地是解决串扰问题的有效途径。然而，保护地导致布线量的增加，使原本有限的布线区更加拥挤。另外，地线屏蔽要达到预期目的，地线上接地点间距也很重要，一般小于信号边沿变化长度的两位。同时地线也会增大信号的分布电容，使传输线的阻抗增大，信号边沿变缓。4、合理设置层和布线。合理设置布线层和布线间距，缩短信号层与平面层的间距，增大信号线间距，减小并行信号线长度（在关键长度范围内）。5、设置不同的布线层。为不同的速率的信号设置不同的布线层，并合理设置平面层。6、使用最大可能的信号走线之间的距离，并最小化信号和地线之间的距离，以减少容性串扰。7、将时钟信号和其他信号隔离开来，或都使用地保护线来分隔。8、当使用扁平电缆时，尽量使每根信号线都配一根地线。9、如果传输线近端或远端终端阻抗与传输线阻抗匹配，也可以大减小串扰的幅度。容性和感性串扰随负载阻抗的增加而影响更大。因此所有对串扰敏感的传输线应该使用匹配的终端连接。10、使用地线将信号线隔开，从而减少容性耦合。为了使保护地线更加有效，应该每隔λ/4的位置将地线和地参考平面相连接。11、对于感性串扰，环路应该尽可能最小化，最好是消除这样的耦合环路。另外应该避免信号返回通路共用一个公共通路。1.6.3反射在传输线上传输的信号是能量的电磁脉冲，这部分能量通过特性阻抗为Z0的文档整理9导体传输到负载RL，如果RL和Z0匹配，则所有能量都传输给负载，否则就会产生反射。故反射是源驱动到负载之间的能量反弹，它会导致能量衰减和信号的延迟减小反射的方法：1、尽量避免长走线，以免使得走线接近电气长，产生反射现象，让反射在信号上升期间回到源；2、降低工作电压，降低高频谐波的能量；3、在系统允许的范围内，降低工作的频率；4、在系统允许范围内，尽量选用沿比较平缓的器件，降低高频谐波的能量的比重；5、加终端匹配；1.7电磁兼容的电路设计原则在提高PCB的电磁兼容的能力，其实在方案制定和原理图设计时就要考虑到，在制定方案时，选用能够满足系统要求的器件，不要过分追求频率和快的上升下降沿，在RF的发射源上降低高频谐波的能量。PCB设计提高电磁兼容性能的方法：1、可用在PCB走线上串接一个电阻的办法，降低控制信号线的上下沿跳变速率；2、尽量为继电器等提供某种形式的阻尼（高频电容，反向二极管等）；3、对进入印制板的信号要加滤波，从高噪声区到低噪声区的信号也要加滤波，同时串终端电阻的办法，减小信号反射。4、MCU无用端要通过相应的匹配电阻接电源，或接地。或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。芯片未用的管脚接地。5、闲置不用的门电路输入端不要悬空，而是通过相应的匹配电阻接电源或接地。闲置不用的运放的正输入端接地，负输入端接输出端。6、为每一个集成电路设一个高频去耦电容。每一个电解电容边上都要加一个高频旁路电容。7、用大容量的钽电