计算机组成原理第六章课件

计算机组成原理第6章总线系统6.1总线的概念和结构形态6.2总线接口6.3总线的仲裁、定时和数据传送模式6.4PCI总线6.5ISA总线和Futurebus+总线6.1总线的概念和结构形态总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路单处理器系统的总线，大致分为三类：内部总线：CPU内部连接各寄存器及运算部件之间的总线系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线I/O总线：中低速I/O设备间互相连接的总线计算机组成原理3总线类型(层次结构)芯片总线（ChipBus）•芯片级互连，大规模集成电路芯片内部或之间连接的总线•局部总线（LocalBus），微处理器的引脚信号•片内总线，大规模集成电路芯片内部连接内总线（InternalBus）•模板级互连，主机内部功能单元（模板）间连接的总线•板级总线、母板总线，或系统总线•系统总线（SystemBus）是微机系统的主要总线•内部总线从一条变为多条，形成多总线结构外总线（ExternalBus）•设备级互连，微机与其外设或微机之间连接的总线•过去，指通信总线•现在，常延伸为外设总线演示总线特性物理特性：物理连接方式，包括总线的根数、排列方式，总线的插头、插座的形状等功能特性：描述总线中每一根线的功能电气特性：定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)时间特性:定义了每根线在什么时间有效，即总线上各信号有效的时序关系为了方便各个功能部件的连接，广泛应用的总线都实现了标准化计算机组成原理5总线带宽总线带宽＝总线传输速率＝吞吐率•单位时间传输的数据量•每秒兆字节（MB/S）或每秒位（bps）总线带宽＝传输的数据量÷需要的时间举例5MHz的8086微处理器16÷（4×0.2×10-6）bps＝20×106bps＝2.5MB/S66MHz的Pentium，基本非流水线总线周期64÷2×66×106bps＝264MB/S66MHz的Pentium，2-1-1-1猝发读周期32÷5×66×106B/S＝422.4MB/S【例1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?解：(1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得:Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8BDr=D×f=8B×66×1000000/s=528MB/s此处：1MB＝106B1.单总线结构在单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；当不再使用总线时，能迅速放弃总线控制权。CPU主存设备接口设备接口单总线结构系统总线2.双总线结构在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，减轻了系统总线的负担，主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPUCPU主存设备适配器设备适配器双总线结构存储总线系统总线3.三总线结构CPU主存设备适配器设备适配器IOPI/O总线三总线结构系统总线存储总线早期总线的内部结构----处理器芯片引脚的延伸CPU存储器模块输入设备接口输出设备接口数据线地址线控制线CPU-CACHE模块存储器模块I/O接口总线控制器数据传送总线（数据线、地址线、控制线）仲裁总线（BR、BG）中断和同步总线公用线（时钟信号、电源/地线、…）当代流行的总线内部结构计算机组成原理13PC机总线的发展16位PC机：单总线结构•IBMPC机和IBMPC/XT机的IBMPC总线•IBMPC/XT机的IBMAT总线，即ISA总线早期32位PC机•与MCA总线竞争的EISA总线（扩展ISA总线）•32位局部总线VESA当前32位PC机：多总线结构•存储总线•系统总线：外设部件互连PCI•显示总线：图形加速接口AGP•外设接口：键盘接口、鼠标接口、并行打印机接口、串行通信接口，通用串行接口USB，IEEE1394接口6.2总线接口1.串行传送只有一条传输线，每次一位，按顺序来传送表示一个数码的所有二进制位(bit)2.并行传送每个数据位都需要单独一条传输线。二进制数“0”或“1”在不同的线上同时进行传送演示演示计算机组成原理15串行通信串行通信：将数据分解成二进制位用一条信号线，一位一位顺序传送的方式串行通信的优势：用于通信的线路少，因而在远距离通信时可以极大地降低成本通信协议（通信规程）：收发双方共同遵守解决传送速率、信息格式、位同步、字符同步、数据校验等问题串行通信适合于远距离数据传送，也常用于速度要求不高的近距离数据传送PC系列机上有两个串行异步通信接口、键盘、鼠标器与主机间采用串行数据传送计算机组成原理16通信方式串行异步通信：以字符为单位进行传输串行同步通信：以一个数据块（帧）为传输单位，每个数据块附加1个或2个同步字符，最后以校验字符结束传输制式•全双工：双根传输线，能够同时发送和接收•半双工：单根传输线，不能同时发送和接收•单工：单根传输线只用作发送或只用作接收调制解调器Modem：通信线路信号与计算机数字信号相互转换的设备演示计算机组成原理17起始位——每个字符开始传送的标志，起始位采用逻辑0电平数据位——数据位紧跟着起始位传送。由5～8个二进制位组成，低位先传送校验位——用于校验是否传送正确；可选择奇检验、偶校验或不传送校验位停止位——表示该字符传送结束。停止位采用逻辑1电平，可选择1、1.5或2位起止式异步通信字符格式起始位校验位停止位空闲位数据位低位高位字符0/10/10/10/110111…空闲位——传送字符之间的逻辑1电平，表示没有进行传送计算机组成原理18数据传输速率数据传输速率＝比特率（BitRate）•每秒传输的二进制位数bps•字符中每个二进制位持续的时间长度都一样，为数据传输速率的倒数进行二进制数码传输，每位时间长度相等：比特率＝波特率（BaudRate）过去，限制在50bps到9600bps之间现在，可以达到115200bps或更高【例2】利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个数据位(起始位、停止位、8个数据位)，问传送的波特数是多少？每个数据位占用的时间是多少？【解】：波特数为：10位×120/秒=1200波特每个数据位占用的时间Td是波特数的倒数：Td=1/1200=0.833×0.001s=0.833ms发送8位数据：59H＝01011001B，偶校验、两个停止位计算机组成原理206.3.1总线的仲裁主设备(Master)：控制总线完成数据传输从设备(Slave)：被动实现数据交换总线仲裁：决定当前控制总线的主设备•集中仲裁：中央仲裁器负责•分布仲裁：比较各个主设备仲裁号决定某一时刻，只能有一个主设备控制总线，其它设备此时可以作为从设备某一时刻，只能有一个设备向总线发送数据，但可以有多个设备从总线接收数据集中仲裁：链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS-总线忙BR-总线请求BG-总线同意I/O接口10BS-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址集中仲裁：计数器定时查询方式I/O接口1计数器设备地址1排队器排队器集中仲裁：独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求分布式仲裁中央处理器设备接口0设备接口1设备接口N312计算机组成原理256.3.2总线的定时（时序协议）同步定时（时序）•总线操作的各个过程由共用的总线时钟信号控制•适合速度相当的器件互连总线，否则需要准备好信号让快速器件等待慢速器件•微处理器控制的总线时序采用同步时序异步定时（时序）•总线操作需要握手联络（应答）信号控制•数据传输的开始伴随有启动（选通或读写）信号•数据传输的结束有一个确认信号，进行应答同步时序协议同步式数据输入T1总线传输周期T2T3T4时钟地址读命令数据同步式数据输出T1总线传输周期T2T3T4时钟地址写命令数据异步时序不互锁半互锁全互锁异步时序的互锁关系主设备从设备请求回答计算机组成原理31打印机时序典型的异步时序DATA0～DATA7（8位并行数据）信号•主机输出打印数据和命令STROBE*（选通）信号•输出低有效，才能使打印机接收数据ACK*（响应）信号•打印机接收数据结束回送负脉冲响应信号BUSY（忙状态）信号•打印机忙于处理接收到的数据，不能接收新的数据时序图计算机组成原理32计算机组成原理336.3.3总线数据传送模式读数据传送：数据由从设备到主设备写数据传送：数据由主设备到从设备猝发传送（数据块传送）•给出起始地址，将固定块长的数据一个接一个地从相邻地址读出或写入写后读（Read-After-Write）•先写后读同一个地址单元，适用于校验读修改写（Read-Modify-Write）•先读后写同一个地址单元，适用于共享数据保护广播（Broadcast）•一个主设备对多个从设备的写入操作计算机组成原理34Pentium的总线周期基本非流水线总线周期•由2个时钟周期T1和T2组成•T1周期：发出地址信号、控制信号等•T2周期：进行数据传送猝发传送总线周期•从连续的存储单元中获取数据•在T1周期提供首个单元的地址•接着4个T2周期读取4个64位数据•2-1-1-1猝发传送：5个时钟32字节数据传输时序图计算机组成原理35计算机组成原理366.4PCI总线Intel公司提出，PCI联盟SIG支持与处理器无关集中式总线仲裁、支持多处理器系统通过桥电路兼容ISA/EISA总线具有即插即用的自动配置能力等共94个引脚•PCI1.0版：32位数据总线、33MHz时钟频率•PCI2.0版：64位数据总线、33MHz时钟频率•PCI2.1版：64位数据总线、66MHz时钟频率PCI总线结构计算机组成原理38PCI总线信号地址和数据引脚•AD[31::0]，AD[63::32]：64位地址和数据复用信号•C/BE[3::0]#，C/BE[7::4]#：命令和字节有效复用信号•PAR，PAR64：奇偶校验信号接口控制引脚•FRAME#：帧信号，表示总线周期开始•IRDY#：初始方就绪信号•TRDY#：目标方就绪信号•STOP#：停止信号•DEVSEL#：设备选择信号•IDSEL#：初始化设备选择信号•LOCK#：封锁信号示意图计算机组成原理39计算机组成原理40PCI总线周期I/O读写周期•主设备与I/O设备交换数据，不支持猝发传送存储器读、存储器行读、存储器多重读周期•猝发读取不同的数据量存储器写周期：猝发写入数据存储器写和无效周期•保证写入，同时广播“无效”信息中断响应周期：响应I/O设备中断特殊周期：主设备广播信息到多个目标设备双地址总线周期：传输64位地址配置读和写周期•实现对PCI总线设备的配置信息进行读写，实现自动配置计算机组成原理41同步时序协议，数据传输需要两个阶段•第一个阶段（一个时钟）：提供地址•第二个阶段（最少一个时钟）：交换数据非猝发传送需要2个时钟周期支持无限猝发传送，第一个时钟提供地址，后续时钟交换数据，也就是2-1-1-1……最大总线带宽•每个时钟传送64位数据，时钟频率66MHz•8×66MB/S＝528MB/SPCI总线时序示意图计算机组成原理42计算