第2章PLD硬件特性与编程技术39521162

VHDL与EDACPLD:ComplexProgrammableLogicDevice.复杂可编程逻辑器件GAL:GenericArrayLogic.通用阵列逻辑PAL:ProgrammableArrayLogic.可编程阵列逻辑RTL:RegisterTransferLevel.寄存器传输级PLA:ProgrammableLogicArray.可编程逻辑阵列VHDL与EDA2.1可编程逻辑器件PLD概述PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、PROM、PLA、PAL、GAL、EPLD和FPGA等。一、PLD的基本结构与门阵列乘积项PLD主体输入电路输入信号互补输入输出函数反馈输入信号•可由或阵列直接输出，构成组合；•通过寄存器输出，构成时序方式输出。可直接输出也可反馈到输入它们组成结构基本相似如下：输出既可以是低电平有效，又可以是高电平有效。或门阵列和项输出电路VHDL与EDAPLD的基本结构PLD结构原理（基本思想）任何组合逻辑函数均可化为“与或”表达式，用“与门-或门”二级电路实现，任何时序电路都是由组合电路加上存储元件（如触发器、锁存器、RAM）构成的。从原理上说，与或阵列加上寄存器（反馈）的结构就可以实现任何数字逻辑电路。PLD采用与或阵列加上寄存器、加上可灵活配置的互连线的结构，即可实现任意的逻辑功能。VHDL与EDA与或阵列：PLD结构的主体，用来实现各种逻辑函数和逻辑功能。输入缓冲电路：增强输入信号的驱动能力，产生输入信号的原变量和反变量；一般具有锁存器、甚至是可组态的宏单元。输出缓冲电路：提高输出能力。对将要输出的信号进行处理，既能输出纯组合逻辑信号，也能输出时序逻辑信号。一般有三态门、寄存器等单元，甚至是宏单元。输入缓冲电路输出输入与阵列或阵列输出缓冲电路→→...→→→...→图2-1PLD的基本结构框图VHDL与EDA2.1.1PLD的发展历程熔丝编程的PROM和PLA器件20世纪70年代AMD公司推出PAL器件20世纪70年代末GAL器件20世纪80年代初FPGA器件EPLD器件20世纪80年代中期CPLD器件20世纪80年代末内嵌复杂功能模块的SoPC进入20世纪90年代后2.1PLD概述VHDL与EDA2.1.2PLD的分类：一、按集成度分类可编程逻辑器件（PLD）简单PLD复杂PLDPROMPALPLAGALCPLDFPGA图2-2按集成度(PLD)分类2.1PLD概述GAL22V10是低密度PLD和高密度PLD的分水岭！VHDL与EDA2.1PLD的分类1.低密度可编程逻辑器件（LDPLD）（1）PROM（ProgrammableRead-OnlyMemory，可编程只读存储器）采用熔丝工艺编程，由固定的与阵列和可编程的或阵列组成；早期PROM只能写一次，不可擦除或重写；后来又出现可多次擦写PROM：EPROM（紫外线擦除可编程只读存储器）和E2PROM（电擦写可编程只读存储器）；特点：成本低，编程容易，适合于存储函数、数据和表格（2）PLA（FieldProgrammableLogicArray，现场可编程逻辑阵列）在PROM基础上发展的一种PLDFPLA器件的特点：由可编程的与阵列和可编程的或阵列组成；编程工艺采用熔丝开关，为一次性编程器件；占用较大硅片面积；逻辑函数输出以与-或表达式形式出现。注：FPLA现已不常生产和使用！VHDL与EDA2.1PLD的分类（3）PAL（ProgrammableArrayLogic，可编程阵列逻辑）继FPLA之后，第一个具有典型实用意义的PLD分类：根据生产工艺的不同，分为TTL型、CMOS型及ECL型PAL。PAL器件的特点由可编程的与阵列和固定的或阵列组成；速度快、功耗低；除CMOS型PAL外，其他PAL器件均为一次性编程器件；输出及反馈电路有多种结构类型。VHDL与EDA2.1PLD的分类（4）GAL（GenericArrayLogic，通用逻辑阵列）工艺上采用EEPROM的浮栅技术，具有可擦除、可重新编程、数据可长期保存和可重新组合结构的特点。比PAL器件功能更强，结构更灵活，可取代同型号的PAL器件。应用于低成本、不要求保密、电路简单的场合。GAL区别于PAL和其他SPLD的最主要一点是其输出结构采用灵活的、可编程的输出逻辑宏单元（OLMC，OutputLogicMacroCell）的形式。VHDL与EDA2.1PLD的分类类型出现时期逻辑结构编程工艺编程次数输出电路PROM20世纪70年代初期与阵列固定、或阵列可编程熔丝开关一次性固定FPLA20世纪70年代中期与阵列、或阵列均可编程熔丝开关一次性固定PAL20世纪70年代末期与阵列可编程、或阵列固定，有输出反馈单元TTL型CMOS型ECL型一次性多次一次性固定GAL20世纪80年代初期PAL型在系统编程型FPLA型EEPROM100次以上可编程表2-1SPLD器件的性能特点比较VHDL与EDA2.1PLD的分类2.高密度可编程逻辑器件（HDPLD）（1）CPLD（ComplexProgrammableLogicDevice，复杂可编程逻辑器件，失电后信息保存）采用CMOSEPROM、EEPROM、FlashMemory和SRAM等编程技术，构成了高密度、高速度和低功耗的PLD。大多由宏单元、可编程I/O单元和可编程内部连线组成。其集成度远远高于PAL和GAL，用来设计数字系统，体积小、功耗低、可靠性高。（2）FPGA（FieldProgrammableGatesArray，现场可编程门阵列器件，失电后信息遗失）基本结构一般由3个可编程逻辑模块阵列组成：可配置逻辑模块（CLB，ConfigurableLogicBlocks）输入/输出模块（IOB，Input/OutputBlocks）互连资源（ICR，InterconnectCapitalResource）或叫可编程互连线PI（ProgrammableInterconnect）FPGA器件内还有一可配置的SRAM，加电后存储配置数据，该数据决定了器件的具体逻辑功能。VHDL与EDA2.1PLD的分类二、按结构特点分类目前常用的PLD都是从与或阵列和门阵列两类基本结构发展而来因此按结构特点PLD分为两大类：（1）阵列型的PLD器件：基本结构为与或阵列；（2）单元型的PLD器件：基本结构为逻辑单元SPLD（包括PROM、PLA、PAL、GAL）和绝大多数CPLD都属于阵列型的PLD器件FPGA则属于单元型的PLD器件：其基本结构为可编程的逻辑块。VHDL与EDA1．熔丝(Fuse)型器件：可靠性高，不可恢复，产品完全成熟时用2．反熔丝(Anti-fuse)型器件：可靠性高工艺复杂，ACTEL，航空航天级3．EPROM型：称为紫外线擦除电可编程逻辑器件。使用时要用黑胶布黏上天窗，擦除时15min光照三次以内.4．EEPROM型：电可擦除5．Flash型。6．SRAM型。2.1PLD概述三、从编程工艺上划分:非易失性器件和易失性器件一般将采用前5类编程工艺的器件称为非易失性器件，这类器件在编程后，配置数据将一直保持在器件内，掉电后数据也不会丢失，直至将它擦除或重写。采用第6类编程工艺的器件称为易失性器件，这类器件在编程后，每次掉电后数据会丢失，在每次上电时需要重新配置数据。VHDL与EDA2.1PLD的分类四、按编程特点分类1.按编程次数分类（1）一次性编程（OTP，OneTimeProgrammable）PLD采用熔丝工艺制造，熔丝断后不能再接上；反熔丝短路后也不能再断开，因此仅能一次性编程，不能重复编程和修改。不适用于数字系统的研制、开发和实验阶段使用，而适用于产品定型后的批量生产。（2）可多次编程PLD大多采用场效应管作编程元件，控制存储器存储编程信息。通常采用EPROM、EEPROM、FLASH或SRAM工艺制造。可重复编程和修改，适用于数字系统的研制、开发和实验阶段使用。VHDL与EDA2.1PLD的分类PLICE反熔丝ViaLink元件紫外光擦除EPROM电擦除EPROM闪速存储器FlashMemory类型存储编程信息的元件擦除方式掉电易失性编程次数采用熔丝型或反熔丝型开关的器件PROM不可擦除非易失性一次采用紫外光擦除EPROM的器件EPROM紫外光擦除非易失性多次采用电擦除EPROM的器件EEPROM或FlashMemory电擦除非易失性多次采用SRAM结构的器件SRAM电擦除易失性多次表2-3按照不同的编程元件和编程工艺划分大部分CPLD采用电擦除EPROM的编程元件，大部分FPGA采用SRAM结构VHDL与EDA2.2.1电路符号表示图2-3常用逻辑门符号与现有国标符号的对照2.2低密度PLD可编程原理VHDL与EDA2.2.1电路符号表示图2-4PLD的互补缓冲器图2-5PLD的互补输入图2-6PLD中与阵列表示图2-7PLD中或阵列的表示图2-8阵列线连接表示2.2低密度PLD可编程原理对PLD来说，使用原变量或反变量来写逻辑方程，使用的内部资源没有任何差别VHDL与EDA2.2PLD的基本结构1.PLD缓冲电路的表示PLD的输入缓冲器和输出缓冲器都采用互补的结构2.PLD与门表示法图中乘积项P=ABC即采用互补结构，信号输入PLD后，以同相和反相信号接入。VHDL与EDA2.2PLD的基本结构3.PLD或门表示法图中F=P1+P2+P34.PLD连接的表示法下图为PLD中阵列交叉点3种连接方式的表示法。图（a）为厂家生产芯片时即已连接好，不可改变；图（b）和（c）靠编程实现。（a）固定连接（b）可编程连接（c）断开VHDL与EDAF2=B+C+D与门和或门的传统和PLD的表示方法固定连接编程连接F1=A•B•C×PLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同。VHDL与EDA2.2PLD的基本结构简单阵列的表示图中输出O1=P1+P2=/I1/I2I3+I1I2/I3乘积项P1乘积项P2VHDL与EDAPLD的分类PLDLDPLD(SPLD)2.4FPGA2.2.2PROM2.2.3FPLA2.3CPLD2.2.4PAL2.2.5GALHDPLDVHDL与EDA2.2.2PROM:可编程只读存储器图2-9PROM基本结构地址译码器存储单元阵列………0A1A1nA0W1W1pW0F1F1mFnp22.2低密度PLD可编程原理VHDL与EDA2.2.2PROM0111201110110...AAAWAAAWAAAWnnnnPROM中的地址译码器（W:哪个房间，只有一个有效）是完成PROM存储阵列的行的选择，其逻辑函数是：2.2低密度PLD可编程原理VHDL与EDA存储单元阵列输出的逻辑函数行单元的值列是存储单元阵列第而，其中1121,1pmMpmpn01,011,111,1101,011,111,1100,010,110,10WMWMWMFWMWMWMFWMWMWMFmmpmpmpppp……...…2.2低密度PLD可编程原理M:房间里有几个人VHDL与EDA2.2.2PROM与阵列（不可编程）或阵列（可编程）………0A1A1nA0W1W1pW0F1F1mFnp2图2-10PROM的逻辑阵列结构2.2低密度PLD可编程原理图2-9PROM基本结构地址译码器存储单元阵列………0A1A1nA0W1W1pW0F1F1mFnp2VHDL与EDA2.2.2PROM表达PLD图2-11PROM表达的PLD阵列图与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F2.2低密度PLD可编程原理●与阵列固定（包含输入信号所有可能的组合），或阵列可编程。●采用的是熔丝开关，为一次性编程PLD。VHDL与EDA下图给出最简单的PROM电路图，右图是左图的简化形式。实现的函数