DSP复习题答案

DSP复习题一、填空1.’C54xDSP中传送执行指令所需的地址需要用到PAB、CAB、DAB和EAB4条地址总线。2.DSP的内部存储器类型可分为随机存取存储器（RAM）和只读存储器（ROM）。其中RAM又可以分为两种类型：单寻址RAM（SARAM）和双寻址RAM（DARAM）。3.’C54xDSP的内部总存储空间为192K字，分成3个可选择的存储空间：64K字的程序存储空间、64K字的数据存储空间和64K字的I/O空间。4.从功能结构上，’C54XDSP的CPU可以划分成运算部件和控制部件两大部分。5.’C54xDSP的寻址方式有七种，分别为立即寻址、绝对寻址、累加器寻址、直接寻址、间接寻址、存储器映象寄存器寻址、堆栈寻址。6.在’C54xDSP寻址和指令系统中，Xmem和Ymem表示16位双寻址操作数，Dmad为16位立即数，表示数据存储器地址，Pmad为16位立即数，表示程序存储器地址。7.’C54xDSP芯片采用了6级流水线的工作方式，即一条指令分为预取指、取指、译码、寻址、读数和执行6个阶段。8.C54xDSP定时器由3个16位存储器映射寄存器组成：定时器寄存器（TIM）、定时器周期寄存器（PRD）和定时器控制寄存器（TCR）。9.主机接口（HPI，HostPortInterface）是TMS320C54x系列定点芯片内部具有的一种接口部件，主要用于DSP与其他总线或CPU进行通信。10.’C54xDSP的指令系统有助记符指令和代数指令两种形式。11.COFF目标文件中.text段通常包含可执行代码，.data段通常包含己初始化的数据，.bss段中通常为未初始化的数据保留空间。12.DSP芯片的开发工具可以分为代码生成工具和代码调试工具两类。13.’C54xDSP的基本结构分为CPU、存储器系统以及片内外设与专用硬件电路三大类。14.DARAM称为双寻址RAM，在单机器周期内能被访问2次，而SARAM（单15.寻址RAM），在单机器周期内个机器周期内只能被访问1次。16.C54xDSP中有2个独立的40位累加器A和B，可以存放算术逻辑单元ALU或乘累加单元MAC的运算结果。17.在直接寻址方式中，数据存储器地址由偏移地址和数据页指针（DP）或堆栈指针（SP）组成。18.在循环寻址中，步长应小于循环缓冲区的长度。19.’C54xDSP有单条指令重复执行和程序块重复执行两种重复操作。20.’C54xDSP中中断可分为两大类：可屏蔽中断和非屏蔽中断。21.’C54xDSP可能含有的片上外设主要有：通用I/O引脚、定时/计数器、时钟发生器、软件可编程等待状态发生器、可编程分区开关、主机接口HPI和串行接口。22.’C54xDSP的串行口有标准同步串行接口、缓冲同步串口BSP、多通道缓冲串行接口MCBSP和时分多路同步串口TMD四种。23.在’C54xDSP寻址和指令系统中，符号MMR表示存储器映像寄存器，TOS表示堆栈顶部，BRC表示块重复计数器。24.’C54xDSP的软件开发流程为：将一个或多个汇编语言程序（源程序）经过汇编和链接，生成COFF格式的可执行文件，再通过软件仿真器或在线仿真器的调试,最后将程序加载到用户的应用系统。25.COFF目标文件中的段可以分为两大类，即初始化的段和为初始化的段。26.在CCS常见的文件类型中，.asm为源文件，.out为输出文件。27.DSP在本课程中的英文全称是digitalsignalprocessor。28.DSP芯片普遍采用双存储空间的哈佛结构，即程序指令存储和数据存储分开，有各自独立的总线，比传统处理器的冯·诺伊曼结构有更快的指令执行速度。29.根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。30.’C54x的基本结构分为CPU、存储器系统以及片内的外设与专用硬件电路三大类。31.’C54x的内部总线结构由一组程序存储器总线、三组数据存储器总线和四组地址总线组成。32.DROM状态位控制是否将片内ROM安排到数据空间。33.’C54x的CPU采用了流水线指令执行结构和相应的并行处理结构设计，使其能在一个指令周期内，高速地完成多项算术运算。34.当16位数据存储器操作数通过数据总线DB或CB输入时，ALU将对操作数进行预处理。即SXM=1时，进行符号位扩展。现SXM=1，要输入到ALU的DB上的数为8FFFH且位于低16位，那么当SXM=1时经过预处理后输入ALU的数为FFFFFF8FFFH。35.若状态寄存器ST1的状态位OVM设为1，则对ALU的运行结果进行调整，当正向溢出时，将32位最大正数007FFFFFFFH装入累加器。36.累加器可以分为三个部分，即保护位、高位字、低位字，其中保护位占8位，另外两个部分占16位。37.’C54x的MAC单元具有强大的乘法-累加运算功能，可在一个流水线周期内完成1次乘法运算和1次加法运算。38.当硬件执行指令时，寻找指令所指定的参与运算的操作数的方法称之为指令的寻址方式。39.’C54x的流水线结构，允许多条指令同时利用CPU的内部资源。由于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。40.TI公司推出的DSP集成开发环境是CCS。41.’C54x的助记符指令是由操作码和操作数两部分组成。42.按指令的功能，可将’C54x指令系统分成四大类：算术运算指令、逻辑运算指令、程序控制指令、加载存储指令。43.冯·诺伊曼结构采用存储程序方式，即程序指令寄存器和数据寄存器共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。44.片内数据存储器分片内ROM、片内双操作数RAM（DARAM）片内单操作数RAM(SARAM)。45.192K字’C54x存储空间可分为3种可单独选择的空间，即程序空间、数据空间、I/O空间。46.CPU寄存器、片内外设寄存器和暂存器，这些寄存器全部被映射到’C54x的前80H个单元（数据页0）数据存储空间中，因此称这些寄存器为存储器映像寄存器MMR。47.’C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。48.’C54x有3个状态和控制寄存器，其中ST0和ST1主要包含各种工作条件和工作方式的状态；PMST包含存储器的设置状态和其他控制信息。49.直接寻址方式当中，所要寻址的数据存储器16位地址是由DP或SP和偏移地址dma构成。50.PC是一个16位计数器，用来保存某个内部或外部程序存储器的地址。51.DSP实现FIR滤波器延时一个采样周期的方法有两种，一是采用线性缓冲区法，二是采用循环缓冲区法。52.’C54x共有7种基本的数据寻址方式。53.’C54x可编程定时器的定时周期=（时钟周期）*（定标器+1）*（定时周期数PRD+1）。P5054.DSP实现FIR滤波器的基本运算有乘法、加法和延时的运算；55.’C54x的数据总线中，CB和DB总线用来传送从数据存储器读出的数据，EB用来传送写入存储器的数据。56.’C54x的指令系统包含：助记符指令和代数指令。57.’C54x的结构以8组16位总线为核心：1组程序存储器总线，3组数据存储器总线和4组地址总线。58.’C54x的CPU组成：40位算数逻辑单元（ALU），2个40位累加器(ACCA、ACCB)，一个支持16-31位移位的桶形移位寄存器，乘法器-加法器单元（MAC），比较、选择和存储单元(CSSU)，指数编码器，CPU状态和控制寄存器。59.’C54x提供了七种寻址方式，LD*AR1A指令中的寻址方式为间接寻址；LDMST1,B指令中的寻址方式为存储器映像寄存器寻址；PSHMAG中的寻址方式为堆栈寻址。60.一典型DSP系统包括：抗混叠滤波器、数据采集A/D转换器、数字信号处理器（DSP）、D/A转换器、低通滤波器。61.前缀“#”后面的操作数是立即数；前缀“*”后面的操作数是寄存器操作数，为间接寻址。二、选择题1.关于定点DSP所采用的Q格式，下列说法正确的是：（B）A．Q越大，数值范围越大，精度也越高；B．Q越大，数值范围越小，但精度越高；C．Q越大，数值范围越大，但精度越低；D．Q越大，数值范围越小，精度也越低。2．若16进制数为2000H，采用Q15格式，表示的值为：（A）A．0.25，即0.010000000000000B．8192，即0010000000000000.C．0.125，即.0010000000000000D．以上都不对3．以下指令中操作数的寻址方式为直接寻址的是：（C）A．MVPDtable,*AR1+；B．RPT#14；C．STHA,@den；D．XC1,BLT。5．当CPL=0时，直接寻址的16位地址由DP和偏移地址dmad构成，DP位于ST0的低9位，现ST0=12ABH，dmad=78H，则形成的数据存储器地址为：（B）A．0AB78H；B．55F8H；C．12F8H；D．1278H。6．下列有关’C54x的流水线操作顺序正确的是：（A）字母对应含义分别为：A寻址、D译码、F取指、P预取指、R读数、执行XA．PFDARX；B．PFDRAX；C．PFARXD；D．PFDXAR。7．以下哪个文件可以作为链接器的输入文件：（C）A．.out；B．.map；C．.obj；D．.lst。8．下列哪个段不是COFF目标文件的默认段：（D）A．.text；B．.data；C．.bss；D．.usect。9．以下哪条指令能重复执行紧随其后的单条指令30次：（C）A．RPT#30H；B．RPT#29H；C．RPTZ#29；D．RPTZ#30。10．在寻址缩略语中，缩略语src代表的是：（B）A．目的累加器；B．源累加器；C．目的操作数；D．源操作数。11.’C54x系列内部有P、C、D、E等4组总线，每组总线中都有地址总线和数据总线，以下哪项操作不是在一个机器周期内可以完成的：（C）A．向数据存储器写一个操作数；B．从数据存储器中读一个操作数；C．向数据存储器写两个操作数；D．从数据存储器中读两个操作数。12．以下四个状态位当中，与’C54x设置存储器空间无关的状态位为：（D）A．MP/MC；B．OVLY；C．DROM；D．SXM。13．在32位操作数的寻址当中，高16位数是通过哪条总线读取的：（A）A．CB；B．DB；C．EB；D．PB。14．当CPL=1时，直接寻址的16位地址由SP和偏移地址dmad构成，现SP=12ABH，dmad=78H，则形成的数据存储器地址为：（D）A．0AB78H；B．55F8H；C．1278H；D．1323H。15．以下哪个符号不能作为操作数的前缀：（D）A．#；B．*；C．@；D．&。16．在寻址缩略语中，以下哪个缩略语代表双寻址操作数，且从DB上读取：（A）A．Xmen；B．Ymen；C．Smen；D．dmad。17．’C54x共有129条指令，按功能分几大类：（B）A．3；B．4；C．5；D．6。18．可编程数字信号处理器简称：（D）A．CPU；B．MCU；C．MCS；D．DSP。19．’C54x采用改进的哈佛结构，围绕___组___位总线建立：（A）A．8，16；B．16，8；C．8，8；D．16，16。20．’C54x具有___个___位的累加器：（C）A．1，32；B．1，40；C．2，40；D．2，32。21．’C54x的32个中断源分为14级，其中___级别最高：（A）A．RS；B．NMI；C．INTR；D．INT0。22．’C54x软硬件复位时，中断向量为：（C）A．0000H；B．0080H；C．FF80H；D．FF00H。23．’C54x主机接口HPI是___位并行口：（B）A．2；B．8；C．16；D．32。24．25．当CPL=1时，直接寻址的16位地址由SP和偏移地址dmad构成，现SP=122BH，dmad=78H，则形成的数据存储器地址为：（D）A．0AB78H；B．55F8H；C．1303H；D．12A3H。26．以下哪条指令