两位flash-ADC设计

第1页共10页华侨大学电子工程系两位flashADC设计设计课题:两位flashADC设计姓名:连炳发专业:集成电路设计与集成系统学号:1015251015日期2013年7月1日——2013年9月4日指导教师:杨骁华侨大学厦门专用集成电路与系统重点实验室-2013-2一、两位flashADC设计实验分析：设计一个采样时钟为200MHz的2位FlashADC，参考电路如图所示。电路包括：两相不交叠时钟电路设计，比较器电路、温度码转二进制码电路设计.FlashADC核心电路实现结果：当(VIP－VIN)-0.5时，输出000当-0.5(VIP－VIN)0时，输出001当0(VIP－VIN)0.5时，输出011当(VIP－VIN)0.5时，输出111温度码转二进制码电路设计把上述结果转换为二进制码（2位）：000――――00001――――01011――――10111――――113(a)参考电平的设计选择合适的电阻值，使得21.5refcomVVV，210.5VrefrefVV－＝DDV1refV21.5refCOMVV3refV（b）ADC架构如图所示3refV1refV21.5refcomVVVinVinVPVNVQVCMOS电容电容122Vin+,Vin-为要比较的输入信号，Vref3,Vref1为参考电压，4Vref2为共模电平和0的比较电平。12，为两相不交叠时钟。(c)两相不交叠时钟电路设计（d）比较器设计方案一：静态再生锁存比较器结构5方案二：动态比较器结构方案三：AB类再生锁存比较器结构6比较器的输入级及比较电路比较器的输出级(d)温度码转二进制码电路设计7二、各模块的具体设计本试验,采用和实验设计题目提供的不同设计架构。本设计由差分放大器、反相器串联形成的缓冲器组合形成比较器，由D触发器在时钟的控制下锁存比较器输出的比较结果。使用组合逻辑搭建温度码到二进制码的编码。具体电路细节如下所示：温度码生成器：D触发器：8顶层设计：各个模块的仿真波形如下：差分放大器（单级测试）：差分放大器（两级级联）：9比较器斜坡信号测试：比较器正弦信号测试：正弦信号测试下的温度码：正弦信号下的二进制码：10从以上波形仿真中可见，本设计基本符合设计要求，但是在速度和精度方面仍有欠缺，有待改进。．三、设计体会总结：通过此次的设计，我们收获了很多。对集成电路的设计有了一定的认识，设计前必须对设计内容有详细的了解，精细地划分各个模块，做好工作分配工作。充分利用网络书籍资料，为自己的设计提供理论依据和实际设计。