96电子元器件电路布局的可靠性设计

可靠性技术资料—电子元器件电路布局的可靠性设计-------陈灏转载第1页9.6电子元器件电路布局的可靠性设计9.6.1电子线路的可靠性设计原则采用各种电子元器件进行系统或整机线路设计时，设计师不仅必须考虑如何实现规定的功能，而且应该考虑采用何种设计方案才能充分发挥元器件固有可靠性的潜力，提高系统或整机的可靠性水平。这就是通常所说的可靠性设计。电子线路的可靠性设计是一个内容相当广泛而具体的问题，采用不同类型的器件或者要实现不同的电路功能，都会有不同的可靠性设计考虑。这里首先给出电子线路可靠性设计的一些基本原则，在8.6.2节再给出几种具体电路的设计规则。1.简化设计由于可靠性是电路复杂性的函数，降低电路的复杂性可以相应的提高电路的可靠性，所以，在实现规定功能的前提下，应尽量使电路结构简单，最大限度的减少所用元器件的类型和品种，提高元器件的复用率。这是提高电路可靠性的一种简单而实用的方法。简化设计的具体方案可以根据实际情况来定，一般使用的方法有：(1)多个通道共用一个电路或器件。(2)在保证实现规定功能指标的前提下，多采用集成电路，少采用分立器件，多采用规模较大的集成电路，少采用规模较小的集成电路。集成度的提高可以减少元器件之间的连线、接点以及封装的数目，而这些连接点的可靠性常常是造成电路失效的主要原因。(3)在逻辑电路的设计中，简化设计的重点应该放在减少逻辑器件的数目，其次才是减少门或输入端的数目。因为一般而言，与减少电路的复杂度相比较，提高电路的集成度对于提高系统可靠性的效果更为明显。(4)多采用标准化、系列化的元器件，少采用特殊的或未经定型和考验的元器件。(5)能用软件完成的功能，不要用硬件实现。(6)能用数字电路实现的功能，不要用模拟电路完成，因为数字电路的可靠性和标准化程度相对较高。但是，有时模拟电路的功能用数字电路实现会导致器件数目的明显增加，这时就要根据具体情况统筹考虑，力求选用最佳方案。在简化设计时应注意三点：：一是减少元器件不会导致其它元器件承受应力的增加，或者对其它元器件的性能要求更加苛刻；二是在用一种元器件完成多种功能时，要确认该种器件在性能指标和可靠性方面是否能够同时满足几个方面的要求；三是为满足系统安全性、稳定性、可测性、可维修性或降额和冗余设计等的要求所增加的电路或元器件不能省略。2.低功耗设计电子系统向着小型化和高密度化发展，使得其内部热功率密度增加，可靠性随之降低。降低电路的功耗，是减少系统内部温升的主要途径。这可以从两方面着手，一是尽量采用低功耗器件，如在满足工作速度的情况下，尽量采用CMOS电路。而不用TTL电路；二是在完成规定功能的前提下，尽量简化逻辑电路，并更多的让软件来完成硬件的功能，以减少整机硬件的数量。PDF文件使用pdfFactoryPro试用版本创建www.fineprint.cn可靠性技术资料—电子元器件电路布局的可靠性设计-------陈灏转载第2页3.保护电路设计电子系统在工作中可能会受到各种不适当应力或外界干扰信号的影响，造成电路工作不正常，严重时会导致内部器件的损坏。为此，在电路设计中，有必要根据具体情况设计必要的保护电路。如在电路的信号输入端设计静电保护电路，在电源输入端设计浪涌干扰抑制电路，在高频高速电路中加入噪声抑制或吸收网络。具体保护电路的形式可参阅本书有关章节。4.灵敏度分析组成电子系统的各个电路对于系统可靠性的贡献并不相同，而组成电路的各个元器件对于该电路可靠性的贡献也不会一样。常常会有这样的情况，某个元器件的参数退化严重，但对电路性能的影响甚微；而另一个元器件稍有变化，就对电路性能产生显著影响。这是因为一个元器件对于电路可靠性的影响（或一个子电路对于系统可靠性的影响）不仅取决于该元器件（或子电路）自身的质量，而且取决于该元器件（或子电路）造成电路（或系统）性能变化的灵敏度。因此，在电路设计中，应进行灵敏度分析，确定对电路性能影响显著的关键元器件或子电路。对其进行重点设计。灵敏度分析可借助于现有的电路模拟器或逻辑模拟器完成。这是提高电路可靠性的一个经济有效的方法。5.基于元器件的稳定参数和典型特性进行设计电路设计通常必须依据所选用器件的参数指标来进行。为了保证电路的可靠性，只要可能，电路性能应该基于器件的最稳定的参数来设计，同时应留出一些允许变化的余量。对于那些由于工艺离散性以及随时间、温度和其它环境应力而变化的不太稳定的性能参数，设计时应给予更为宽容的限制。对于那些不确定的无法控制的性能参数，设计时不宜采纳，否则无法保证电路的可靠性和制造的可重复性。如果产品手册中记载有所需的特性曲线图、外部电路参数或典型应用电路时，应尽可能使用该特性曲线或电路方案进行设计。6.均衡设计在设计一个电子系统时，总是要先将其分割为若干个电路块，以便完成不同的功能。在系统分割时，应注意电路功能和结构的均衡性，这样对提高系统可靠性有利。这主要体现在两个方面：一是每块电路的功能应相对完整，尽量减少各个电路之间的联接，以削弱互连对电路可靠性的影响；二是各个电流所含元器件的数量不要过于集中带来的不可靠因素，同时也方便了装配工艺设计。7.三次设计三次设计包括系统设计、参数设计和容差设计。系统设计是指一般意义上的设计；参数设计是利用正交设计法结合计算机辅助设计，找到稳定性好的合理参数组，是三次设计的核心；容差设计则是在系统的最佳参数组合确定之后，合理规划组成系统的各个元器件的容差，使产品物美价廉。采用三次设计方法获得的产品具有高的信噪比，对于元器件的公差与老化、工作和环境条件的波动变化等具有很强的忍受能力，保证长时间正常工作。因此，在所采用的元器件质量等级相同的条件下，通过三次设计的电路的可靠性明显高于未作三次设计的电路。8.冗余设计和降额设计冗余设计也称余度设计，它是在系统或设备中的关键电路部位，设计一种以上的功能通道，PDF文件使用pdfFactoryPro试用版本创建www.fineprint.cn可靠性技术资料—电子元器件电路布局的可靠性设计-------陈灏转载第3页当一个功能通道发生故障时，可用另一个通道代替，从而可使局部故障不影响整个系统或设备的正常工作。采用冗余设计，使得用相对低可靠的元器件构成可靠的系统或设备成为可能。但是，采用冗余设计会使电路的复杂性以及系统的体积、重量、功耗和成本增加，一般只用于那些安全性要求非常高而且难以维修的系统。9.可靠性预计为了验证可靠性设计的效果，根据系统可靠性的要求，电路设计完成后，可对关键电路的失效率进行预计，预计所依据的模型和方法见国军标GJB299《电子设备可靠性预计手册》。9.6.2常用集成电路的应用设计规则在电路设计时，除了以上所述的通用设计原则之外，还要根据所用器件的具体情况，采用不同的设计规则。下面给出用几种常用集成电路进行电路设计时应该遵循的一些规则。这些规则所依据的设计原理大多已经在本书的有关章节里予以阐述，这里不再赘述。1.TTL电路应用设计规则(1)电源·稳定性应保持在±5％之内；·纹波系数应小于5％；·电源初级应有射频旁路。(2)去耦·每使用8块TTL电路就应当用一个0.01~0.1μF的射频电容器对电源电压进行去耦。去耦电容的位置应仅可能地靠近集成电路，二者之间的距离应在15cm之内。每块印制电路板也应用一只容量更大些的低电感电容器对电源进行去耦。电容器类型的选择方法参见8.1.1节。(3)输入信号·输入信号的脉冲宽度应长于传播延迟时间，以免出现反射噪声；·要求逻辑“0”输出的器件，其不使用的输入端应将其接地或与同一门电路的在用输入端相连；·要求逻辑“1”输出的器件，其不使用的输入端应连接到一个大于2.7V的电压上。为了不增加传输延迟时间和噪声敏感度，所接电压不要超过该电路的电压最大额定值5.5V；·不使用的器件，其所有的输入端都应按照使功耗最低的方法连接，具体的处理方法可参阅8.1.6节；·在使用低功耗肖特基TTL电路时，应保证其输入端不出现负电压，以免电流流入输入箝位二极管；·时钟脉冲的上升时间和下降时间应尽可能的短，以便提高电路的抗干扰能力；·通常时钟脉冲处于高态时，触发器的数据不应改变。若一例外，应查阅有关的数据规范；·扩展器应尽可能地靠近被扩展的门，扩展器的节点上不能有容性负载；·在长信号线的接收端应接一个500Ω～1kΩ的上拉电阻，以便增加噪声容限和缩短上升时间。PDF文件使用pdfFactoryPro试用版本创建www.fineprint.cn可靠性技术资料—电子元器件电路布局的可靠性设计-------陈灏转载第4页(4)输出信号·集电极开路器件的输出负载应连接到小于等于最大额定值的电压上，所有其它器件的输出负载应连接到VCC上；·长信号线应该由专门为其设计的电路驱动，如线驱动器、缓冲器等；·从线驱动器到接收电路的信号回路线应是连续的，应采用特性阻抗约为100Ω的同轴线或双扭线；·在长信号线的驱动端应加一只小于51Ω的串联电阻，以便消除可能出现的负过冲。(5)并联应用·除三态输出门外，有源上拉门不得并联连接。只有一种情况例外，即并联门的所有输入端和输出端均并联在一起，而且这些门电路封装在同一外壳内；·某些TTL电路具有集电极开路输出端，允许将几个电路的开集电极输出端连接在一起，以实现“线与”功能。但应在该输出端加一个上拉电阻，以便提供足够的驱动信号和提高抗干扰能力，上拉电阻的阻值应根据该电路的扇出能力来确定。2.CMOS电路应用设计规则(1)电源·稳定性应保持在±5％之内；·纹波系数应小于5％；·电源初级应有射频旁路；·如果CMOS电路自身和其输入信号源使用不同的电源，则开机时应首先接通CMOS电源，然后接通信号源，关机时应该首先关闭信号源，然后关闭CMOS电源。(2)去耦·每使用10～15块CMOS电路就应当用一个0.01~0.1μF的射频电容器对电源电压进行去耦。去耦电容的位置应仅可能地靠近集成电路，二者之间的距离应在15之内。每块印制电路板也应用一只容量更大些的低电感电容器对电源进行去耦。(3)输入信号·输入信号电压的幅度应限制在CMOS电路电源电压范围之内，以免引发闩锁；·多余的输入端在任何情况下都不得悬空，应适当的连接到CMOS电路的电压正端或负端上；·当CMOS电路由TTL电路驱动时，应该在CMOS电路的输入端与VCC之间连一个上拉电阻；·在非稳态和单稳态多谐振荡器等应用中，允许CMOS电路有一定的输入电流（通过保护二极管），但应在其输入加接一只串联电阻，将输入电流限制在微安级的水平上。(4)输出信号·输出电压的幅度应限制在CMOS电路电源电压范围之内，以免引发闩锁；·长信号线应该由专门为其设计的电路驱动，如线驱动器、缓冲器等；·应避免在CMOS电流的输出端接大于500pF的电容负载；·CMOS电路的扇出应根据其输出容性负载量来确定，通常可按下式计算：PDF文件使用pdfFactoryPro试用版本创建www.fineprint.cn可靠性技术资料—电子元器件电路布局的可靠性设计-------陈灏转载第5页iLCCFO8.0=(9.6)式中，FO为扇出，CL为CMOS电路的额定容性负载电容，0.8是容性负载的降额系数，CI为CMOS电路的额定输入电容。(5)并联应用·除三态输出门外，有源上拉门不得并联连接。只有一种情况例外，即并联门的所有输入端均并联在一起，而且这些门电路封装在同一外壳内。3.线性放大器应用设计规则(1)电源·稳定性应保持在±1%之内；·纹波系数应小于1％；·电源初级应有射频旁路；(2)去耦·每使用10块线性集成电路就应当用一个0.01~0.1μF的射频电容器对电源电压进行去耦。去耦电容的位置应仅可能地靠近集成电路，二者之间的距离应在15cm之内。每块印制电路板也应用一只容量更大些的低电感电容器对电源进行去耦。(3)输入信号·差模输入电压和共模输入电压均不应超过它们的最大额定值的60％；·所有不使用的输入端均应按照使功耗最低的方式进行连接；·如果器件具有两个以上的外部调整点，必须多次调整，仅一次是不行的。(4)输出信号·长信号线应该由专门为其设计的电路驱动，