新第3章.存储器基础

第3章：存储器基础3.2.2存储器的主要性能指标衡量半导体存储器性能的主要指标有存储容量、存取速度、存储器周期、功耗、可靠性、价格、电源种类等，其中主要的技术指标是存储容量和存取速度。1.存储容量存储容量是存储器的一个重要指标，存储容量用“存储单元个数×每个单元的存储位数”来表示。例如，存储器有256个单元，每个单元存放8位二进制数，那么该存储器酌容量为256x8位。存储器芯片的容量Q与其地址线的宽度和数据线宽度有关。若地址线为的N位，数据线为M位，则Q=2N×M。2.存取速度该项指标一般用以下两参数中的一个来描述。(1)存取时间：一次存储器读/写操作时间。(2)存取周期：是指连续两次存储器读／写操作之间所需要的最小时间间隔。对于读操作，就是读周期时间；对于写操作，就是写周期时间。因为在一次数据访问后，芯片不可能无间歇地进入下一次访问，所以，存取周期要略大于存取时间。表示上，该参数常表示为读周期或写周期，存取周期是其统称。3.功耗功耗反映了存储器耗电的多少，同时也相应地反映了它的发热程度（温度会限制集成度的提高）。通常要求是功耗小，这有利于存储器的工作稳定性。双极型半导体存储器的功耗高于MOS型存储器。4.可靠性5.性能／价格比3.4存储器与总线的连接3.4.1存储器接入总线方法存储器用于存放程序与数据。一般用非易失性存储器ROM来存放程序，用易失性存储器RAM存放数据。计算机的存储器有两种体系结构：普林斯顿体系结构和哈佛体系结构。普林斯顿结构，它的特点是计算机只有一个存储器地址空间，ROM和RAM被安排在这一地址空间的不同区域，CPU访问ROM和访问RAM使用相同的指令，因此总线上也就只有一种存储器读激励。2.2节中关于存储器的描述适合普林斯顿结构。8086、奔腾、ARM等计算机系统采用的是普林斯顿结构。哈佛结构的特点是计算机的ROM和RAM被安排在两个不同的地址空间，ROM和RAM可以有相同的地址，CPU访问ROM和访问RAM使用的是不同的访问指令，于是总线上也就有两种存储器读激励。两种读激励唯一的区别体现在控制总线上：RAM的读控制信号是、而ROM的读控制信号是。MCS-51系列单片机采用的是哈佛结构。(1)存储器与总线连接方法存储器接入总线的理论基础是化总线激励为存储器激励，化存储器响应为总线响应：①将总线AB上的激励(地址信号)化为存储器激励和Ak-1~A0；②将总线CB上的激励(控制信号)化为存储器激励RD和WR；③将存储器响应(由D7~D0输出)接入总线DB。依此将存储器接入总线，见图3-10a。注意：图中芯片内的字母表示芯片的引脚，芯片外的字母表示总线的引脚。ABL为AB的低k位，ABH为AB中ABL之外的高若干位。图3-10存储器接入总线方法上述方法适合于普林斯顿体系。而对于哈佛体系，比如MCS-51单片机，存储器接入总线方法见图3-10b)和c)。图3-10中存储器各引脚接入总线的接法基本是确定的：依下标对应原则，D7~D0与8位DB连接、Ak-1~A0与ABL连接；存储器的引脚RD、WR与总线对应引脚相连。抽象部分仅存储器引脚和与地址总线引脚ABH的连接，更具体的说抽象在译码器。一个设计正确的译码器会将ABH上的某地址码译成0送，作为存储器片选信号。3.4.2地址译码方法由前述可知，存储器与DB和与CB的连接明确简单，关键是与AB的连接。其中尤为重要的是译码环节的设计。本节着重讨论这一问题。1译码器译码器是一个多输入单输出的逻辑器件。其定义是：输入端输入某代码时，输出端输出有效信号的逻辑器件叫译码器。图3-11为译码器示意图，有3位输入线，1位输出线。当输入为3位某代码时输出端输出有效信号，输入3位其他代码时输出端输出无效信号。有效信号为高电平(逻辑1)叫译中为高译码器，有效信号为低电平(逻辑0)叫译中为低译码器。将8个译中为低译码器封装在一起，加上控制译码端G1、、构成74LS138译码器，见图3-12a。相应引脚分布图见图3-12b，真值表见表3-5。表中H表示高电平或逻辑1，L表示低电平或逻辑0。图3-11译码器示意图图3-1274LS138逻辑图可用作译码器的逻辑器件有GAL、PLD等。用GAL、PLD译码可使线路精简，还可做到硬件线路加密。有兴趣的读者可参阅相关资料。表3-574LS138真值表2.地址译码方法微机系统图1-1中，主片CPU是通过输出地址来访问存储器是的，即由地址线上送出的地址信息选中某一存储器片的某个单元进行读写。由图3-10AB与从片的连接方式可知，芯片选择是由高位地址ABH译码实现的，被选芯片中的单元选择直接由低位地址ABL确定。地址译码方法即由ABH产生的方法，具体有线选法、全地址译码法、局部地址译码法三种，见图3-13。图3-13地址译码方法示意图(1)线选法所谓线选法就是用ABH中某一位地址线作为片选信号直接接到存储器芯片的片选端。此法一般用于扩展少量的从片。这种方法的优点是节省了硬件译码器，结构简单，成本低廉。缺点是各从片地址空间是断续的，每个从片内单元的地址又可能出现大量重叠。地址重叠指一个从片单元占的地址多于一个的情况。(2)全地址译码法线选法使总线地址空间没有被充分利用，可接的芯片少。若扩展较多芯片片，需全地址译码。“全地址”指全部地址线参与从芯片的连接，参照图3-10，就是AB的位数=ABH的位数+ABL的位数这种方法的优点是各芯片地址空间连续，无地址重叠现象。缺点是译码电路复杂，成本较高。(3)局部地址译码法指部分地址线参与存储器芯片的连接，参照图图3-10，就是AB的位数＞ABH的位数+ABL的位数这种方法的优点缺点介于上述二者之间。是用的较多的一种方法。我们读图3-13：芯片中的字母表示该芯片引脚。芯片外的字母表示地址总线的引脚，芯片外相同字母表示同一引脚。设图中地址总线AB的位数为16；DB、CB略去没画。左边的译码芯片为74LS138。0#芯片属于局部地址译码法，参与连接的地址总线7位：ABL为3位，A2、A1、A0；ABH为4位A15、A14、A13、A12。AB的位数＞ABH的位数+ABL的位数。1#芯片属于全地址译码，参与连接的地址总线为16位：ABL为12位，A11~A0；ABH为4位A15、A14、A13、A12。AB的位数=ABH的位数+ABL的位数。2#芯片为线选法，参与连接的地址总线为3位：ABL为2位，A1~A0；ABH为1位A15。直接由A15作为其片选输入。3.4.3地址位图地址位图是由地址总线和地址信息构建的一张图。其作用如下：①读图。由已有微机硬件电路填写地址位图，获悉微机系统各芯片地址。②硬件设计。由微机系统的地址要求填写地址位图，由地址位图设计出译码电路，从而完成各从片与地址总线AB的连接。从而完成微机硬件设计。在以后章节我们将实践②。现在我们实践一下①：读出图3-13各芯片地址。求0#芯片地址位图。先将地址总线逐位列于位图上部。而后分析参与0#芯片连接的地址线：(1)由译码器分析片选信号的产生条件。结合74LS138的真值表知，只有A15输出1，译码器才译码；只有A14、A13、A12都输出0，才输出0到0#芯片的脚。即主片CPU通过A15A14A13A12输,出1000，选中0#芯片。将此信息填入地址位图高4位。(2)从片被选中后ABL输出地址分析。0#芯片被选中(输入0)，此时的ABL才有意义，A2、A1、A0任一组输出值都对应0#芯片地址；这样的输出值有8组，将之填入位图低3位。(3)与0#芯片无关的地址线填×得0#芯片地址位图如图3-14。图3-140#芯片地址位图此地址位图一共8行，意味着0#号芯片有8个单元，即8个地址。地址位图的简单画法见图3-14最后一行。图中×表示取0或1都可以，位图有×表示对应芯片存在地址重叠现象。图3-14中×取值的不同将使0#芯片获得不同的地址空间。当×全部取0时，由0#芯片地址位图求得其地址空间：1000000000000000b~1000000000000111b，写成16进制为8000H~8007H。依此同样可求1#芯片地址位图如图3-15。图3-151#芯片地址位图1#芯片无地址重叠现象，地址范围：F000H~FFFFH2#芯片地址位图如图3-16。图3-162#芯片地址位2#芯片地址重叠现象严重，×全部取0时地址为0000H~0003H。以后的分析与设计，用到的地址位图都以简记图出现。3.4.4存储器接入总线实例例3-1：设计一个单片机系统：程序存储器为4KB，数据存储器为8KB。要求数据存储器地址不能出现重叠现象。分析：此例对存储器地址没有提出要求，我们可以自行安排。程序存储器用EPROM，图3-5的2732。数据存储器用RAM，图3-2的6264。设计总原则是由抽象到具体。(1)ROM接入总线参照图3-10b画出2732与总线连接的抽象图如图3-17a。其实其抽象部分只是译码器而已。设计译码器的方法是先分配地址，再作出地址位图，依据地址位图ABH输出地址译出片选信号单片机程序存储器ROM的地址必须从0开始安排，所以2732地址分配为0000H~0FFFH；根据地址得地址位图如图3-17b；再用或门充当译码器，见图3-17c，或门能将数码A15A14A13A12=0000译成=0。图3-172732译码器设计图由于本例对2732地址是否重叠没提要求，因此没必要采用成本较高的全地址译码法，可以直接用A12充当。这样，可以省掉一个或门。(2)RAM接入总线参照图3-10c画出6264与总线连接的抽象图如图3-18a。单片机数据存储器RAM的地址一般没有特殊要求，本例将地址安排为0000H~1FFFH。根据地址得地址位图如图3-18b；用74LS138译码，见图3-18c，将数码A15A14A13=000译成=0。图3-186264译码器设计图本例要求数据存储器不能出现地址重叠，所以必须采用全地址译码。2732与6264两地址似乎有冲突(不同的芯片有相同的地址)，但没有问题，因为单片机存储器系统是哈佛结构，程序存储器和数据存储器分属不同空间。习题与思考题2.SRAM6264芯片的地址线为A12~A0，其存储容量为多大？。4.64KB的SRAM存储器芯片有多少根地址线和多少根数据线？5.一个具有24根地址线的微机系统中，其内存容量为多少？6.某SRAM芯片的容量是1K×8位，除了电源和地外，该芯片引出线的最小数目是多少？7.RAM和ROM这两类存储器有什么不同?它们在计算机中各有什么主要用途?8.半导体存储器的两个重要指标是什么？10.普林斯顿体系与哈佛体系的区别。