数字电子技术课程

6.3同步时序逻辑电路的设计6.3.1设计同步时序逻辑电路的一般步骤6.3.2同步时序逻辑电路设计举例6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。6.3.1设计同步时序逻辑电路的一般步骤由给定的逻辑功能建立原始状态图和原始状态表状态化简状态分配选择触发器类型确定激励方程组和输出方程组画出逻辑图并检查自启动能力同步时序电路的设计过程(1)根据给定的逻辑功能建立原始状态图和原始状态表①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。(2)状态化简-----求出最简状态图；状态化简:合并等价状态，消去多余状态的过程等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。(3)状态编码（状态分配）(4)选择触发器的类型(6)画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程（M:状态数;n:触发器的个数）2n-1M≤2n例1用D触发器设计一个8421BCD码同步十进制加计数器。8421码同步十进制加计数器的状态表nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态现态计数脉冲CP的顺序6.3.2同步时序逻辑电路设计举例nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态现态计数脉冲CP的顺序(2)确定激励方程组00001001000111100110101000101100010010003D2D1D0D激励信号D3、D2、D1、D0是触发器初态的函数D3、D2、D1、D0、是触发器初态还是次态的函数？01010101××××00××10011001××××10××D0D1Qn1Qn3Qn2Qn0Qn1Qn3Qn2Qn0画出各触发器激励信号的卡诺图00101101××××00××D2Qn1Qn3Qn2Qn000000010××××10××D3Qn1Qn3Qn2Qn0nnnnnQQQQQD012033nnnnnnnQQQQQQQD01202122nnnnnQQQQQD013011nQD00画出完全状态图电路具有自启动能力0000100001110110010101000011001000011001Q3Q2Q1Q0111011111010101111001101(3)画出逻辑图，并检查自启动能力＞＞＞＞RC11DFF0Q0RC11DFF2Q2RC11DFF1Q1RC11DFF3Q3Q3Q0Q1Q2画出逻辑图CPRESETnnnnnQQQQQD012033nnnnnnnQQQQQQQD01202122nnnnnQQQQQD013011nQD00＞＞＞＞CP&&&RC11DFF0Q0RC11DFF2Q2RC11DFF1Q1RC11DFF3Q3≥1≥1≥1RESETQ3Q0Q1Q2例2:设计一个串行数据检测器。电路的输入信号A是与时钟脉冲同步的串行数据。输出信号为Y；要求电路在A信号输入出现110序列(按自左至右的顺序)时，输出信号Y为1，否则为0。a——初始状态;b——A输入1后;c——A输入11后;d——A输入110后。2）定义输入输出逻辑状态和每个电路状态的含义；1）确定输入、输出变量及电路的状态数:输入变量：A状态数：4个输出变量：Y解:(1)根据给定的逻辑功能建立原始状态图和原始状态表2.状态化简列出原始状态转换表现态次态/输出A=0A=1aa/0b/0ba/0c/0cd/1c/0da/0b/0现态次态／输出A=0A=1aa/0b/0ba/0c/0ca/1c/0abc0/01/00/01/01/00/1adcb0/01/00/01/00/01/00/11/0初始状态SA/Y3、状态分配令a=00，b=01，c=11，0/01/00/11/01/00/0001101现态Q1Q0Q1n+1Q0n+1／YA=0A=10000/001/00100/011/01100/111/04、选择触发器的类型触发器个数:两个。类型：采用对CP下降沿敏感的JK触发器。abc0/01/00/01/01/00/15.求激励方程和输出方程现态Q1Q0Q1n+1Q0n+1／YA=0A=10000/001/00100/011/01100/111/0S=xR=0S=0R=x10J=XK=1J=1K=XJ=XK=0J=0K=XnQ1nQ01+1nQ1+0nQ状态转换真值表及激励信号K0J0K1J1激励信号YA0000000××00010100××10100000××1×00111101×0×110001×1×1111110×00010××××J1AQ1nQ0n卡诺图化简得激励方程AQY1输出方程××××××01K1AQ1nQ0n0000××01YAQ1nQ0n01××××××××01××01J0K0AQ1nQ0nAQ1nQ0nAJ0AK0AQJ01AK16.根据激励方程和输出方程画出逻辑图,并检查自启动能力＞＞FF0FF1&&1ACPC11J1KC11J1KYQ0Q1激励方程AQY1输出方程AJ0AK0AQJ01AK1激励方程AQY1输出方程AJ0AK0AQJ01AK1当=10时1Q0Q100001110/01/00/01/01/00/10/11/1AQY1输出方程AQQY01能自启动检查自启动能力和输出A=01Y=001Q0QA=10Y=111Q0Q＞＞FF0FF1&&1ACPC11J1KC11J1KYQ0Q1AQY1输出方程AQQY01修改电路0/00/0bcgdf0/00/00/00/01/11/11/11/01/01/00/0ea1/1例：用D触发器设计状态变化满足下状态图的时序逻辑电路0/00/0bcgdf0/00/00/00/01/11/11/11/01/01/00/0ea1/11、列出原始状态表原始状态表f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）第一次化简状态表f/1e/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）2、状态表化简011/1000/0100011/1100/0011011/0000/0010011/0010/0001001/0000/0000A=1A=0次态/输出（Sn+1/Y）现态（Sn）已分配状态的状态表2、状态编码a=000;b=001;c=010;d=011;e=100最后简化的状态表d/1a/0ed/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）三种状态分配方案状态方案1自然二进制码方案2格雷码方案3“一对一”a00000000001b00100100010c01001100100d01101001000e10011010000状态转换真值表11101001000000011110111000010110011010100000001001101100001001000100100000000000Y(D0)(D1)(D2)A3、求激励方程、输出方程nQ1nQ2nQ012nQ11nQ10nQD200000001××××00××AQn2Qn1Qn0D100110110××××01××AQn2Qn1Qn0D001100110××××01××AQn2Qn1Qn0Y00000010××××01××AQn2Qn1Qn0AQQQDnnn01122AQAQQQDnnnn21101AQQQYnnn201AQDn100画出逻辑电路D0Q0Q0FF01DC1RD1D2Q2Q2FF21DC1RQ1Q1FF11DC1R&≥11&&1&ARQ1Q0+Q1A+Q2AQ1Q0AY=Q1Q0A+Q2A≥1CPAQAQQYnnn201AQDn100AQQQDnnn01122AQAQQQDnnnn21101画出完整的状态图，检查所设计的计数器能否自启动.0/00/00/00/01/01/01/110000101101000000/01/01011111101/11/10/00/00/01/11/1