模拟电子组合逻辑电路

组合逻辑电路数字电子技术第十二讲组合逻辑电路第6章组合逻辑电路译码器编码器小结组合逻辑电路主要要求：理解编码的概念。理解常用编码器的类型、逻辑功能和使用方法。6.3编码器组合逻辑电路一、编码器的概念与类型编码将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路编码器二进制编码器二-十进制编码器优先编码器编码器(即Encoder)被编信号二进制代码编码器组合逻辑电路I1I2I3I4I5I6I7Y0Y1Y23位二进制编码器用n位二进制数码对2n个输入信号进行编码的电路。二、二进制编码器由图可写出编码器的输出逻辑函数为由上式可列出真值表为原码输出Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7Y0=I1·I3·I5·I7I0省略不画8个需要编码的输入信号输出3位二进制码I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入被编信号高电平有效。8线–3线编码器组合逻辑电路I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD码编码器三、二－十进制编码器将0~9十个十进制数转换为二进制代码的电路。又称十进制编码器。I0省略不画输出4位二进制代码原码输出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入10线–4线编码器被编信号高电平有效组合逻辑电路为何要使用优先编码器？四、优先编码器(即PriorityEncoder)1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。组合逻辑电路CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二-十进制优先编码器CT74LS147I9=1，I8=0时，不论I0~I7为0还是1，电路只对I8进行编码，输出反码0111。反码输出被编信号输入，(省略了I0)，低电平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入I9=0时，不论其他Ii为0还是1，电路只对I9进行编码，输出Y3Y2Y1Y0=0110，为反码，其原码为1001。111010×××××××01100××××××××1111111111111无编码请求Y3Y2Y1Y0=1111依次类推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到低依次为I9、I8、I7、I6、I5、I4、I3、I2、I1、I0。组合逻辑电路主要要求：理解译码的概念。掌握二进制译码器CT74LS138的逻辑功能和使用方法。6.4译码器理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。组合逻辑电路一、译码的概念与类型译码是编码的逆过程。将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路译码器二进制译码器二-十进制译码器数码显示译码器译码器(即Decoder)二进制代码与输入代码对应的特定信息译码器组合逻辑电路二、二进制译码器将输入二进制代码译成相应输出信号的电路。n位二进制代码2n位译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效2-4线译码器电路与工作原理演示组合逻辑电路(一)3线－8线译码器CT74LS138简介CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图(一)3线－8线译码器CT74LS138简介3位二进制码输入端8个译码输出端低电平有效。使能端STA高电平有效，STB、STC低电平有效，即当STA=1，STB=STC=0时译码，否则禁止译码。实物图片组合逻辑电路0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入CT74LS138真值表允许译码器工作禁止译码Y7~Y0由输入二进制码A2、A1、A0的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。组合逻辑电路(二)用二进制译码器实现组合逻辑函数(二)用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。组合逻辑电路由于有A、B、C三个变量，故选用3线-8线译码器。解：(1)根据逻辑函数选择译码器[例]试用译码器和门电路实现逻辑函数CCABCBAY选用3线-8线译码器CT74LS138，并令A2=A，A1=B，A0=C。(2)将函数式变换为标准与-或式76531mmmmmABCCABCBABCACBACCABCBAY(3)根据译码器的输出有效电平确定需用的门电路组合逻辑电路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138(4)画连线图Y&CT74LS138输出低电平有效，iimY，i=0~7因此，将Y函数式变换为76531mmmmmY7653YYYYY1采用5输入与非门，其输入取自Y1、Y3、Y5、Y6和Y7。组合逻辑电路[例]试用译码器实现全加器。解：(1)分析设计要求，列出真值表设被加数为Ai，加数为Bi，低位进位数为Ci-1。输出本位和为Si，向高位的进位数为Ci。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入7421mmmmSi7653mmmmCi(3)选择译码器选用3线–8线译码器CT74LS138。并令A2=Ai，A1=Bi，A0=Ci-1。(2)根据真值表写函数式组合逻辑电路Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根据译码器的输出有效电平确定需用的门电路(5)画连线图Ci&Si&CT74LS138输出低电平有效，iimY，i=0~7因此，将函数式变换为74217421YYYYmmmmSi76537653YYYYmmmmCi组合逻辑电路CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31(三)译码器的扩展A3A2A1A0低位片高位片(三)译码器的扩展例如两片CT74LS138组成的4线–16线译码器。16个译码输出端4位二进制码输入端低3位码从各译码器的码输入端输入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码A3与高位片STA端和低位片STB端相连，因此，A3=0时低位片工作，A3=1时高位片工作。STA不用，应接有效电平1。作4线–16线译码器使能端，低电平有效。组合逻辑电路CT74LS138组成的4线–16线译码器工作原理E=1时，两个译码器都不工作，输出Y0~Y15都为高电平1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低位片高位片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE(1)A3=0时，高位片不工作，低位片工作，译出与输入0000~0111分别对应的8个输出信号Y0~Y7。(2)A3=1时，低位片不工作，高位片工作，译出与输入1000~1111分别对应的8个输出信号Y8~Y15。E=0时，允许译码。组合逻辑电路将BCD码的十组代码译成0~9十个对应输出信号的电路，又称4线–10线译码器。三、二－十进制译码器8421BCD码输入端，从高位到低位依次为A3、A2、A1和A0。10个译码输出端，低电平0有效。4线-10线译码器CT74LS42逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3组合逻辑电路111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输出输入十进制数4线-10线译码器CT74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪码01组合逻辑电路YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga四、数码显示译码器将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。(一)数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YY