设计并组构一同步序列检测器0011

设计并组构一同步序列检测器,当输入序列为0011时,输出一个1,即:输入序列X为1100110011，输出序列Y为0000010001。解（1）分析题义，设置状态，画出状态转换图表要设计的电路有一串行输入端X和一串行输出端Y。输入X是一随机信号输入X序列1100110011输出Ｙ序列0000010001分析输入、输出关系可见，当连续输入2个“0”，接着2个“1”时，对应输出一个“1”，因而要有5个状态，记作S0、S1、S2、S3和S4。其中：S0为电路初态。S1是输入第一个“0”以后的状态。S2是连续输入二个“0”以后的状态。S3是接着输入一个“1”以后的状态。S4是接着输入第二个“1”以后的状态。由这四个状态可作出原始状态转换图（图4-2-1）和状态转换表（表4-2-1）。（2）状态化简在原始状态中可能会有“冗余”状态，通过状态化简，清除原始状态中的“冗余”状态，可减少时序逻辑电路中记忆单元的数量，简化逻辑电路。作表4-2-2的蕴含状态表进行状态化简。对表4-2-2作追寻比较，只有S0和S4是属于等价类。可见最简状态是（S0和S4）、S1、S2、S3四个。为方便起见，令（S0，S4）——S0S1——S1S2——S2S3——S3从而作出表4-2-3所示的最简状态转换表。表4-2-1对图4-2-1的状态转换表XS01S0S1/0S0/0S1S2/0S0/0S2S2/0S3/0S3S1/0S4/1S4S1/0S0/0表4-2-2状态化简表从上表可见，S0和S4是等价的状态，可以合并，令合并后的状态名为S0。XSQ1Q201S000S1/0S0/0S101S2/0S0/0S211S2/0S3/0S310S1/0S0/1（3）状态分配：状态分配就是给每个简化状态分配一个二进制码。化简后的状态数m=4，则记忆单元数R取2。两个记忆单元(即2个触发器)Q1、Q2可以有四种状态：00、01、11、和10。假如我们取S0=00、S1=01、S2=11、S3=10。编码形式的状态转换关系如图4-2-2所示，状态转换表列于表4-2-2。（4）触发器选择目前中规模逻辑集成触发器主要有JK触发器和D触发器两种，从原理来说，任何一种触发器都可以实现逻辑要求，但哪一种触发器使电路简单，则需要求出激励函数、输出函数后方可确定。从状态转换表可作出表4-2-5所示的状态转换真值表。表4-2-4状态转换表Q2nQ1nQ2n+1Q1n+1/YX=1X=00001/000/00111/000/01111/010/01001/000/1表4-2-5状态转换真值表XQ2nQ1nQ2n+1Q1n+1Y000010001110011110010010100000101000111100110001Q2n+1Q2Q1X000111100011010010122121nQQQXQQ，，21JQX21KQQ1n+1Q2Q1X000111100111110000，，图4-2-2简化状态转换图