天津大学数字集成电路第七讲静态时序逻辑电路

TJICTJU.ASICCenter---ArnoldShi第七讲静态时序逻辑电路天津大学电信学院电子科学与技术系史再峰TJU.ASICCenter---ArnoldShi时序逻辑电路两种存储机理：•正反馈•基于电荷组合逻辑寄存器输出下一状态CLKQD当前状态输入TJU.ASICCenter---ArnoldShi存储机理静态时序逻辑动态时序逻辑TJU.ASICCenter---ArnoldShi正反馈:双稳态电路Vo1Vi25Vo1Vi25Vo1Vi1ACBVo2Vi1=Vo2Vo1Vi2Vi2=Vo1TJU.ASICCenter---ArnoldShi亚稳态(Meta-Stability)过渡区的增益应当大于1,AB为稳态工作点，C为亚稳态点触发翻转(写入数据)的方法：（1）切断反馈环（采用Mux）（2）强制驱动（正确设计尺寸）AVi1=Vo2BCTJU.ASICCenter---ArnoldShi存储单元的实现方法与比较利用正反馈（再生）：静态（双稳态）静态:信号可以“无限”保持鲁棒性好:对扰动不敏感对触发脉冲宽度的要求:触发脉冲的宽度须稍大于沿环路总的传播时间，即两个反相器平均延时的两倍尺寸大,限制了在计算结构如流水线式数据通路中的应用利用电荷存储,动态（要求定期刷新，要求从存储电容中读出信号时不会干扰所存储的电荷，因此要求具有高输入阻抗的器件）TJU.ASICCenter---ArnoldShiLatch与RegisterLatch（以正电平敏感为例）当时钟是低电平时存储（锁存）数据DClkQDClkQRegister以上升沿触发为例）,当时钟上升时存储（存入）数据.ClkClkDDQQTJU.ASICCenter---ArnoldShiLatch（锁存器）电平灵敏（LevelSensitive）,不是边沿触发可以是正电平灵敏或负电平灵敏，当时钟为高电平（或低电平）时，输入的任何变化经过一段延迟就会反映在输出端上有可能发生竞争(Race)现象，只能通过使时钟脉冲的宽度小于（包括反相器在内的）环路的传播时间来避免。TJU.ASICCenter---ArnoldShi正电平锁存器与负电平锁存器正电平锁存器负电平锁存器TJU.ASICCenter---ArnoldShi基于Latch的设计举例负(Negative)latch在φ=0时是透明的正（Positive）latch在φ=1时是透明的负Latch逻辑逻辑正LatchfTJU.ASICCenter---ArnoldShi时序电路的时间参数tCLKtDtQDATASTABLEDATASTABLERegisterCLKDQ(1)建立（set-up)时间:tsu(2)维持（hold）时间:thold(3)时钟至输出（clk-q）时间（max）:tclk-q(4)时钟周期：T(5)数据至输出（d-q）时间（max）:td-qtsutholdTclk-qTJU.ASICCenter---ArnoldShiRegister时序参数注意当数据的上升和下降时间不同的时候，延时将不同。TJU.ASICCenter---ArnoldShiRegister与latch的时序RegisterLatchClkDQtc2qClkDQtc2qtd2qTJU.ASICCenter---ArnoldShiLatch时序参数ClkDQ正电平Latch注意当数据的上升和下降时间不同的时候，延时将不同。TJU.ASICCenter---ArnoldShi最高时钟频率但同时需要满足:tcdreg+tcdlogictholdtcd:污染延时（contaminationdelay）=最小延时tclk-Q+tp,comb+tsetup≤TLOGICFF最高时钟频率需要满足TJU.ASICCenter---ArnoldShi研究不同时刻（t1,t2）LOGICFFFFDQDQtclk-Q+tp,comb+tsetup≤TTJU.ASICCenter---ArnoldShi在同一时刻（t1）考虑holdtcdreg+tcdlogictholdTJU.ASICCenter---ArnoldShi写入（触发）静态Latch的方法：CLKCLKCLKDQDCLKCLKDMUX实现弱反相器实现（强制写入）(控制门可仅用NMOS实现)以时钟作为隔离信号,它区分了“透明”（transparent）和“不透明”（opaque）状态TJU.ASICCenter---ArnoldShi基于Mux的Latch负（电平）latch(CLK=0时透明)CLK10DQQClkQClkIn正（电平）latch(CLK=1时透明)0CLK1DQQClkQClkInTJU.ASICCenter---ArnoldShi基于（传输门实现的）Mux的LatchCLKCLKCLKDQ（1）尺寸设计容易（2）晶体管数目多（时钟负载因而功耗大）TJU.ASICCenter---ArnoldShi基于（传输管实现）Mux的LatchNMOSonlyNon-overlappingclocks不重叠时钟（1）仅NMOS实现，电路简单，减少了时钟负载（2）有电压阈值损失（影响噪声容限和性能，可能引起静态功耗）CLKCLKCLKCLKQMQMTJU.ASICCenter---ArnoldShi主从（Master-Slave）边沿触发寄存器时钟为高电平时，主Latch维持，QM值保持不变，输出值Q等于时钟上升沿前的输入D的值，效果等同于“正沿触发”效果等同于“负沿触发”的主从寄存器只需互换正Latch和负Latch的位置TJU.ASICCenter---ArnoldShi传输门实现的正负latch实现MS寄存器QMQDCLKT2I2T1I1I3T4I5T3I4I6基于传输门多路开关的latch对负Latch正LatchTJU.ASICCenter---ArnoldShi建立时间、延迟时间和维持时间建立时间：I1+T1+I3+I2延迟时间：T3+I6维持时间：约为0QMQDCLKT2I2T1I1I3T4I5T3I4I6TJU.ASICCenter---ArnoldShiClk-Q的延时DQCLK20.50.51.52.5tc2q(lh)0.511.522.50time,nsecVoltstc2q(hl)TJU.ASICCenter---ArnoldShiSet-upTime的仿真过程-0.500.511.522.5300.20.40.60.81VoltsTime(ns)DclkQQMI2outtsetup=0.21ns正常工作TJU.ASICCenter---ArnoldShiSet-upTime的仿真-0.500.511.522.5300.20.40.60.81VoltsTime(ns)DclkQQMI2outtsetup=0.20ns没有正确触发TJU.ASICCenter---ArnoldShi减少时钟负载的主从寄存器DQT1I1CLKCLKT2CLKCLKI2I3I4采用弱反相器可减少一个时钟控制的传输门设计复杂性增加：尺寸设计要保证能强制写入反相导通：当T2导通时，第二个触发器有可能通过传输门T2的耦合而影响第一个触发器存储的数据。TJU.ASICCenter---ArnoldShi伪静态锁存器Clk为低时，为双稳态（静态）Clk为高时，输入值写入并存放在内部电容上（动态）TJU.ASICCenter---ArnoldShi非理想时钟!clkclk理想时钟!clkclk非理想时钟clockskew1-1overlap0-0overlapTJU.ASICCenter---ArnoldShi时钟重叠问题CLKCLKAB(a)电路图(b)重叠的一对时钟XDQCLKCLKCLKCLK用伪静态锁存器构成的主从触发器当Clk和反Clk发生重迭时，可能引起失效：当Clk和反Clk同时为高时，A点同时为In和B点驱动，造成不定状态当Clk和反Clk同时为高一段较长时间时，In可以直接穿通经过主从触发器采用两相位不重迭时钟可以解决此问题，但时钟不重迭部分不能太长以免漏电时间过长引起出错TJU.ASICCenter---ArnoldShi产生两相不重叠时钟的电路clkclk1clk2AclkABBclk1clk2TJU.ASICCenter---ArnoldShiPowerPC的触发器DQclk!clk!clkclk01101!clkclk主transparent从hold主hold从transparent0101TJU.ASICCenter---ArnoldShi低电压静态LatchTJU.ASICCenter---ArnoldShiRS-触发器（flip-flop）由交叉的NOR(或NAND)门构成ForbiddenStateSSRQQQQRSQQ00Q101001010110RQSQRQTJU.ASICCenter---ArnoldShiCMOS钟控SR锁存器1100onoffoff-onoff-on01onoffoffonononoffoffM1SRclkclk!QQM2M3M4M5M6M7M80101TJU.ASICCenter---ArnoldShi瞬态响应01230.911.11.21.31.41.5Q&!Q(Volts)SET!QQTime(ns)tc-!Qtc-QTJU.ASICCenter---ArnoldShi输出电压与尺寸的关系00.511.5222.533.54W/L5and6!Q(Volts)W/L2and4=1.5m/0.25mW/L1and3=0.5m/0.25mW/L5and63TJU.ASICCenter---ArnoldShi尺寸问题输出电压依赖于器件尺寸瞬态响应4.03.53.0W/L5and6(a)2.52.00.00.51.01.52.0Q(Volts)time(ns)(b)00.20.40.60.811.21.41.61.82012W=1mm3VoltsQSW=0.9mmW=0.8mmW=0.7mmW=0.6mmW=0.5mmTJU.ASICCenter---ArnoldShi传输管CMOSSR锁存器clkclkSRM1SRclk!QQM2M3M4M5M6clk