电子行业--常用时序集成电路及其应用(PPT 69页)(1)

第五章常用时序集成电路及其应用第一节计数器第二节寄存器第三节序列码发生器第四节时序模块的应用小结第一节计数器按进位方式，分为同步和异步计数器。按进位制，分为模2、模10和任意模计数器。按逻辑功能，分为加法、减法和可逆计数器。按集成度，分为小规模与中规模集成计数器。用来计算输入脉冲数目•计数器的分类动画计数器•部分常用集成计数器第一节计数器四位二进制同步计数器第一节计数器四位二进制可逆计数器中规模异步计数器一、四位二进制同步计数器（二）四位二进制同步计数器74163（一）四位二进制同步计数器74161（三）74161/74163功能扩展（一）四位二进制同步计数器74161内部由四个主从JK触发器和控制电路构成。逻辑符号符号输入中R端有效，在此输入为低电平时，输出为0，称之为异步清零。端子输入端用R说明。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3符号中LD端为有效时，此端引入线为低时，且时钟CP上升沿时，将输入端数字送到输出端。同步预置。D0D1D2D3此端输入信号用LD表示。时钟输入信号用CP表示。当CP上升沿,并且CTT和CTP有效时，计数器加1计数。CTP、CTT：可作为使能端和多片级联使用。当Q3Q2Q1Q0=1111时，且CTT等于1时,控制输出端CO输出有效高电平。CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74161外引线功能端排列图（一）四位二进制同步计数器74161741611R2CP3D04D15D26D37CTT8GNDUCC16CO15Q014Q113Q212Q311CTP10LD974161功能表Q3Q2Q1Q0输入输出CPRLDCTPCTTD3D2D1D00000×0×××××××D3D2D1D0↑10××D3D2D1D0保持×110×××××保持×11×0××××计数↑1111××××1)异步清除：当R=0，输出“0000”状态，与CP无关。2)同步预置：当C=1，LD=0，在CP上升沿时，输出端反映输入数据的状态。3)保持：当R=LD=1时，CTP或CTT有一个无效，各触发器均处于保持状态。4)计数：当LD=R=CPT=CTT=1时，按二进制自然码计数。若初态为0000,15个CP后，输出为“1111”，进位CO=CTTQ3Q2Q1Q0=1。第16个CP作用后，输出恢复到0000状态，CO=0。用VHDL实现74161LIBRARYIEEEUSEIEEE.std_logic_1164.all;USEIEEE.std_logic_arith.all;ENTITYv74LS161ISPORT(CP,CR_L,LD_L,CTP,CTT:INSTD_LOGIC;D:INUNSIGNED(3DOWNTO0);Q:OUTUNSIGNED(3DOWNTO0);CO:OUTSTD_LOGIC);ENDv74LS161;ARCHITECTUREv74LS161_archOFv74LS161ISSIGNALIQ:UNSIGNED(3DOWNTO0);BEGINPROCESS(CP,CTT,CR_L)中间信号IQ是为了交换中间数据。如果直接用输出Q，那么定义的输出必须为缓冲而不是输出。（一）四位二进制同步计数器74161BEGINIFCR_L=’0’THENIQ=(OTHERS=‘0’);ENDIF;IF(CP’EVENTANDCP=’1’)THENIFLD_L=’0’THENIQ=D;ELSIF(CTTANDCTP)=’1’THENIQ=IQ+1ENDIF;IF(IQ=15)AND(CTT=’1’)THENCO=‘1’;ELSECO=‘0’;ENDIF;ENDIF；Q=IQ;ENDPROCESS;ENDv74LS161_arch;CR_L表示清零信号且为低电平有效。CP上升沿有效。（二）四位二进制同步计数器7416374163功能表74161功能表Q3Q2Q1Q0输入输出CPRLDCTPCTTD3D2D1D00000×0×××××××D3D2D1D0↑10××D3D2D1D0保持×110×××××保持×11×0××××计数↑1111××××↑(1)外引线排列和74161相同。(2)置数，计数，保持功能与74161相同。(3)清零功能与74161不同。特点：74163采用同步清零方式：当R=0时，且当CP的上升沿来到时,输出Q0Q1Q2Q3才全被清零。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO比较四位二进制同步计数器同步预置保持计数7416374161同步预置保持计数异步清零同步清零连接成任意模M的计数器(1)同步预置法(2)反馈清零法(3)多次预置法(三）74161/74163功能扩展Q0Q1Q2Q301101态序表计数输出NQ3Q2Q1Q000110101112100031001410105101161100711018111091111例1:设计一个M=10的计数器。方法一:采用后十种状态CO=10(1)同步预置法1CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3COCORLDCTTCTPCPf1101100110f/10例2:同步预置法设计M=24计数器。00011000010000000（24）10=（11000）2需两片初态为：00000001终态：0001100000001000连接成任意模M的计数器(1)同步预置法(2)反馈清零法(3)多次预置法(三）74161/74163功能扩展例3:分析图示电路的功能。00000100012001030011401005010160110701118100091001101010111011121100采用741610000011（2）反馈清零法态序表NQ3Q2Q1Q0连接成任意模M的计数器（1）同步预置法（2）反馈清零法（3）多次预置法（三）74161/74163功能扩展M=10计数器态序表NQ3Q2Q1Q000000(3)多次预置法例4:分析电路功能。20101301104011151000711018111091111101006110000100011例5：用VHDL语言设计多次预置的十进制电路。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNT10IS;PORT(CLK:INSTD_LOGIC;DATE_OUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);ENDCOUNT10;DATE_OUTCOUNT10CLKARCHITECTURECOUNT10_ARCOFCOUNT10IS;BEGINPROCESSVARIABLETEMP:STD_LOGIC_VECTOR(3DOWNTO0);BEGINENDPROCESS;ENDCOUNT10_ARC;主程序中间变量TEMP（3）到TEMP（0）对应输出Q3Q2Q1Q0例5：用VHDL语言设计多次预置的十进制电路。WAITUNTILCLK’EVENTANDCLK=‘1’;IFTEMP=“1111”THENTEMP=“0000”ELSIFTEMP(2)=‘0’THENTEMP(2DOWNTO0):=“100”;ELSETEMP:=TEMP+1;ENDIF;DATE_OUT=TEMP;计数到Q2=‘0’状态时，则呈置数状态，下一个脉冲到来后，置Q2Q1Q0=“100”，Q3维持不变。其它情况按照8421码计数。计数到1111状态时，下一个脉冲回到0000状态。若干片同步计数器组成同步计数链时，就要利用计数控制端CTT、CTP传递进位信号。（4）同步计数器的级联高位片计数的条件是：只有等低位片输出为全1，其进位输出CO=1时才能使高位片在输入下一个计数脉冲后接收进位信号开始计数，否则只能为保持状态。三、中规模异步计数器二、四位二进制可逆计数器一、四位二进制同步计数器第二节计数器3和G3相关联。DA:数据输入，从高位低位。QDQA:数据输出，从高位低位。1.逻辑符号二、四位二进制可逆计数器74193R=1时，高电平有效，输出清零。只要DN为高电平有效，UP上升沿到时，加1计数。反之，只要UP高电平有效，DN上升沿到时，减1计数。即双时钟输入。LD当低电平时，数据从输入到输出，且异步预置。DCBACCQQQQUPQ减到最小值时产生借位信号QCB=0加到最大值时产生进位信号QCC=0CO=0DCBAQQQQDNQCBBO=074LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD74193功能表二、四位二进制可逆计数器741930000××1×××××ABCD××00ABCD加法计数↑101××××减法计数1↑01××××保持1101××××QAQBQCQD输入UPDNRLDABCD输出——连接成任意模M的计数器(1)接成M16的计数器(2)接成M16的计数器2.74193功能扩展二、四位二进制可逆计数器7419374LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD00110101112100031001410105101161100711018111091111例6：用74193设计M=9计数器。方法一:采用异步预置、加法计数（1）接成M16的计数器态序表NQDQCQBQA0110CO=001f011074LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD方法二:采用异步预置、减法计数01001110002011130110401015010060011700108000190000例7：用74193设计M=9计数器。态序表NQDQCQBQA（1）接成M16的计数器1001BO=00f11001——连接成任意模M的计数器(1)接成M16的计数器(2)接成M16的计数器2.74193功能扩展二、四位二进制可逆计数器74193例8:用74193设计M=147计数器。方法一:采用异步清零、加法计数。M=(147)10=(10010011)2需要两片74193（2）接成M16的计数器1100100100000000M=(147)10=(10010011)21001110011001001例9:用74193设计M=147计数器（2）接成M16的计数器方法二:采用减法计数、异步预置、利用BO端。三、中规模异步计数器二、四位二进制可逆计数器一、四位二进制同步计数器第二节计数器(1)触发器A：模2CPA入QA出(2)触发器B、C、D：模5异步计数器。CPB入QDQB出1.逻辑符号三、异步计数器74290QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPBS9（1）、S9（2）有效。不管R0（1）、R0（2）是否有效，数据输出端为1001。S9（1）、S9（2）有一个无效。R0（1）、R0（2）输入高电平，数据输出端清零。0000(3)计数：当R0（1）、R0（2）及S9（1）、S9（2）有低电平时，且当有CP下降沿时，即可以实现计数。在外部将QA和CPB连接构成8421BCD码计数。f从CPA入，输出从QDQA出。f在外部将QD和CPA连接构成5421BCD码计数。f从CPB入，输出从QAQDQCQB出。f↓☓0☓0计数0☓0☓0☓☓0☓00☓三、异步计数器74290输入输出CPR0(1)R0(2)S9(1)S9(2)QAQBQCQD☓110☓000011☓00000☓☓111001QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQB