ADF4351总结

1ADF4351学习总结一，管脚说明CLK:串行时钟输入DATA:串行数据输入LE:加载使能CE:芯片使能SW：快速锁定开关Vp：电荷泵电源CPout：电荷泵输出CPGND:电荷泵接地AGND：模拟地AVdd:模拟电源AGNDVCO：VCO的模拟地RFoutA+：VCO输出RFoutA-:互补VCO输出RFoutB+:辅助VCO输出RFoutB-:辅助互补VCO输出Vvco:VCO电源TEMP：温度补偿输出VTUNE:VCO的控制输入Rset:用于设置电荷泵输出电流Icp=25.5/RsetVcom：内部补偿节点VREF:基准电压LD：锁定检测引脚PDBRF:RF关断低电平时RF输出静音DGND:数字地DVDD:数字电源REFIN：基准输入MUXOUT：多路复用器输出SDGND:数字调制器地SDVDD:数字调制器电源二、功能框图2锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可变程序分频器组成。鉴相器又称比相器，对输入信号与环路输出信号的相位进行比较,产生误差控制电压；环路滤波器滤除误差电压中的高频分量和噪声，以保证环路所要求的性能，增加环路的稳定性；压控振荡器的振荡频率受环路滤波器输出电压的控制，使压控振荡器输出信号频率向输入信号频率靠拢，两个信号间的相位差减小。可变程序分频器的作用是使压控振荡器的输出频率经分频后再与参考频率进行相位比较，从而产生误差控制电压，并以误差控制电压来调整压控振荡器的相位。窄环路带宽可以滤除不需要的杂散信号，但锁定时间一般较长。较宽的环路带宽可以实现较快的锁定时间，但环路带宽内的杂散信号可能会增加。PFD频率(fPFD)公式为：fPFD=REFIN×[(1+D)/(R×(1+T))]RFVCO频率(RFOUT)公式为：RFOUT=fPFD×(INT+(FRAC/MOD))三，寄存器设置DB28:相位调整位1，R0更新时不执行VCO频段选择或者相位同步，建议将DB28位设为1，3从而禁用VCO频段选择；0，R0更新时执行VCO频段选择和相位同步（前提是R3中的相位再同步位使能）。DB27：设置预分频器值。0，预分频器值为4/5；1，预分频器值为8/9(RFout3.6G)PHASE:设置RF输出相位，建议值为1.MOD：设置小数模数。MOD=f(RFD)/RF输出端通道步进分辨。[DB30:DB29]:设置噪声模式。00：低噪声模式；11:低杂散模式。DB25:参考倍频器。0：倍频器禁用；1：倍频器使能（REFin30MHZ）[DB24]:0:分频禁用；1：分频使能[DB23:DB14]:10位R分频器的值DB13:使能或禁用R4中的双缓冲[DB12:DB9]:用于设置电荷泵的电流ICP=25.5/RSETDB8:设置锁定检测功能(LDF)，控制PFD周期数。DB7:锁定检测精度位(DB7)设置锁定检测电路的比较窗口。对于小数N分频，[DB7:DB8]=00;对于整数N分频，[DB7:DB8]=11.DB6:设置鉴相器极性。0：反向有源滤波器1：无源环路滤波器或者同向有源环路滤波器。DB5：提供可编程关断模式。0：频率合成器恢复正常工作1：执行关断模式4DB4:电荷泵三态位。1：电荷泵进入三态模式0：电荷泵正常工作。DB3：ADF4351的R分频器和N分频器的reset位。0：正常工作1：RF频率合成器N分频器和R分频器处于复位状态。DB23：频段选择时钟模式。0：PFD125KHZ1:PFD125KHZDB22:设置PFD防反冲脉冲宽度。0：适于小数N分频；1：适于整数N分频。DB21：电荷消除。1：适于整数N分频；0：适于小数N分频。DB18：设置为1将使能周跳减少(CSR)功能，利用此功能可以减少锁定时间，前提是(PFD)的信号必须有50%的占空比（可以通过使能RDIV2达到）。电荷泵电流设置也必须设置为最小值。[DB16:DB15]：设置时钟分频器模式。10：激活相位再同步01：激活快速锁定00：禁用时钟分频器。[DB14:DB3]：设置12位时钟分频器值。此值是激活相位再同步的超时计数器。5DB23：选择从VCO输出到N计数器的反馈。1：信号直接从VCO获得；0：信号从输出分频器的输出获得[DB22:DB20]：设置RF输出分频器的值。[DB19:DB12]:设置频段选择逻辑时钟输入的分频器。。R分频器的输出默认用作频段选择逻辑时钟，但如果此值太大(125kHz)，则可以启用一个分频器。DB11：VCO关断位。0：VCO上电；1：VCO关断。DB10：静音至检测到锁定(MTLD)。1：切断RF输出级的电源电流，直到数字锁定检测电路检测到器件实现锁定为止。DB9：设置辅助RF输出。0：辅助RF输出为RF分频器的输出；1：辅助RF输出为VCO基频。DB8：使能或禁用辅助RF输出。0：禁用；1：使能。[DB7:DB6]：设置辅助RF输出功率水平的值。DB5：使能或禁用主RF输出。[DB4:DB3]：设置主RF输出功率水平的值。[DB23:DB22]：设置锁定检测(LD)引脚的工作方式。四，外围电路设置6输出匹配：对于W-CDMAUMTS频段1(2110MHz至2170MHz)，图38所示电路可提供出色的50_匹配。7元件L1和C1构成LC巴伦，L2为RFOUTA−提供直流路径，电容C2用于隔直。（END）电荷消除防反冲脉冲预分频比PLL原理部分：锁相环是一种闭环的动态控制系统，它使输出信号(由振荡器产生)能够自动跟踪输入参考信号，使它们在频率和相位上保持同步。当锁相环未进入锁定时，其输出频率和相位均与输入参考信号不同步，一旦进入锁定状态后，其输出频率与相位就会与输入参考信号相同（或者有一个固定的相位差）。1．REFin接晶体振荡器作为输入，使用晶体振荡器可以较好的解决输入噪声问题。2、鉴相器的一端输入为Fpfd，公式如下，fPFD=REFIN×[(1+D)/(R×(1+T))]；其中D、R、T由单片机设置，其中D是倍频器，可以改善相位噪声性能。R是RF参考分频系数(1至1023)；T是参考2分频位(0或1)。3、ADF4351采用的是三态鉴频鉴相器特点：鉴相线性范围-2π-2π，捕获范围大，电路结构简单，锁定时间短，但对噪声敏感不适合用于从数据中恢复时钟的高噪声应用场合。当输入相差很小的两信号时，鉴相器无法鉴别相位差，即死区。PFD后接电荷泵，使电荷泵无法充分对环路滤波器进行充放电，将导致环路输出产生抖动和相噪。解决死区的方法，在电荷泵前设置延迟环节DELAY，如图所示：鉴相器接受参考信号Fpfd与输出信号经过N分频后的输入，产生与二者的相位和频率差成8比例的输出，再输入到电荷泵（为LPF提供充放电电荷），然后电荷泵的输出经环路滤波器LPF（低通），滤除高频成分和噪声，再输入到压控振荡器VCO，控制输出所要求的频率。4、对输出频率进行N分频后，作为输入到鉴相器的另一端，此为整数分频，故频率间隔为Fpfd；当要求输出频率进行小范围变换时，要么减小Fpfd，或者将分频比变为小数即可。ADF4351既有整数又有小数分频，通过对单片机设置INTFRAC、MOD的数值即可进行小数分频。5、此时可以输出的频率范围是2200M到4400M，可以通过对R分频器的设置，使输出低至35Mhz。6、环路滤波电路（LPF）：通常为低通电路，用以滤除高频信号。对于PLL中的环路滤波器，根据工作电路特性的不同可分为有源和无源两种。无源滤波器主要由无源元件R、L和C组成；有源滤波器由集成运放和R、C组成，但集成运放带宽有限，所以有源滤波电路的工作频率难以做得很高。相比于有源滤波器，无源滤波器价格低廉，结构简单，带内噪声低，更适合应用在锁相环中。一般用二阶无源滤波器即可，当参考杂散位于10倍（20倍）环路带宽以外时，用三阶（四阶）效果更好。LPF的带宽影响锁定时间，其带宽越大，锁定时间越短。但是为了环路的稳定性，其带宽应为鉴相器输入参考信号的十分之一或更小。7、相位噪声：在各种随机噪声作用下引起的输出信号相位的随机起伏或瞬时频率起伏。主要来源输入参考信号和VCO。环路带宽越小，对输入噪声的抑制能力越强，也可以通过减小电荷泵电流ICP来达到减小输入噪声的目的。对于VCO噪声，环路呈高通特性，环路带宽越大，抑制能力越强，也可通过加大电荷泵电流ICP来达到减小VCO噪声的目的。单片机部分10、单片机：与ADF4351是串行通信，ADF4351需要与单片机相连的接口如下数据在CLK的每个上升沿时逐个输入32位移位寄存器。数据输入方式是MSB（MostSignificantBit，最高有效位）优先。在LE上升沿时，数据从移位寄存器传输至六个锁存器之一。目标锁存器由移位寄存器中的三个控制位(C3、C2和C1)的状态决定，这些控制位是三个LSB（Least9SignificantBit）：DB2、DB1和DB0。MUXOUT端口将芯片内部信息反馈给单片机，单片机对其处理，可显示在LCD显示屏上。