您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 电子设计/PCB > 可编程逻辑器件第一章 概述
第1章概述VHDL电路设计第1章概述第一章概述第1章概述无论是现代高精尖电子设备如雷达、软件无线电电台等,还是为我们所熟悉的微机、手机、VCD等现代电子装置,其核心构成都是数字电子系统。随着微电子技术和计算机技术的发展,集成电路不断更新换代,出现了现场可编程逻辑器件,数字电子系统的设计方法和设计手段也发生了很大的变化。特别是进入20世纪90年代以后,EDA(电子设计自动化)技术的发展和普及给电子系统的设计带来了革命性的变化,并已渗透到电子系统设计的各个领域。第1章概述EDA技术?EDA技术,就是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术。第1章概述传统的数字系统设计只能对电路板进行设计,把所需的具有固定功能的标准集成电路像积木块一样堆积于电路板上,通过设计电路板来实现系统功能。利用EDA工具,采用可编程器件,通过设计芯片来实现系统功能,可以通过芯片设计实现多种数字逻辑系统功能,大大减轻了电路图设计和电路板设计的工作量和难度,增强了设计的灵活性,提高了工作效率;同时基于芯片的设计可以减少芯片的数量,缩小系统体积,提高系统的性能和可靠性。第1章概述1.1硬件描述语言介绍硬件描述语言(HDL)是一种用于设计硬件电子系统的计算机语言,它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式,与传统的门级描述方式相比,它更适合大规模系统的设计。其设计理念是将硬件设计软件化,采用软件的方式来描述硬件电路。用硬件描述语言进行电路与系统的设计是当前EDA技术的一个重要特征。第1章概述与传统的原理图输入设计方法相比较,硬件描述语言更适合于规模日益增大的电子系统,例如一个32位的加法器,利用图形输入软件需要输人500至1000个门,而利用VHDL语言只需要书写一行“A=B+C”即可。硬件描述语言使得设计者在比较抽象的层次上描述设计的结构和内部特征。第1章概述传统数字电路的设计方法,需要在整个产品设计完成后,才能进行产品的测试和验证,设计中出现的问题在设计的后期才能发现。采用硬件描述语言,可以在设计阶段对系统性能进行模拟仿真分析,在设计的初期就行发现并修改大多数的错误,这样能缩短硬件的开发周期,减小了硬件设计的成本。第1章概述与传统的原理图设计方法相比,硬件描述语言有许多优点(1)用硬件描述语言设计的电路能够获得非常抽象的描述,设计与具体的硬件电路无关。(2)用硬件描述语言描述电路设计,在设计的前期能用仿真工具完成电路功能级的验证和基于某种指定的可编程逻辑器件的时序验证。(3)用硬件描述语言设计电路,类似于计算机编程,可以非常方便的进行数字电路系统的设计。第1章概述(4)用硬件描述语言设计电路,使设计的电路具有良好的易读性。用硬件描述语言进行数字系统的设计是当前EDA技术的一个重要特征,不在需要通过搭建小规模通用数字芯片的方法来设计数字电路,硬件描述语言更适合于规模日益增大的电子系统,设计者能够把更多的精力投入到设计更好的系统功能上。第1章概述1.2VHDL语言的发展与特点硬件描述语言HDL的发展至今已有20多年的历史,并成功地应用于设计的各个阶段:建模、仿真、验证和综合等。到20世纪80年代,已出现了上百种硬件描述语言,但是,这些语言一般各自面向特定的设计领域和层次,而且众多的语言使用户无所适从。因此,急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期,VHDL和VerilogHDL语言适应了这种趋势的要求,先后成为IEEE标准。第1章概述VHDL于1980年开始在美国国防部的指导下开发,完成于1983年,并于1987年成为IEEE的标准。当初开发这种语言,是出于美国国防部采购电子设备的需要。美军的装备采购自私人企业,如果某种武器大量装备部队,而其中某个零件的供应商却在几年后倒闭了,那这种武器的再生产、维修和保养都会出现大问题。而电子设备、尤其是集成电路的内部结构较为复杂,若要找其他公司生产代用品非常困难。于是美国防部希望供应商能以某种形式留下其产品的信息,以保证一旦其破产后能由其他厂商迅速生产出代用品。第1章概述显然,当初的设计文档显然是不能交出来的,这在美国会涉及商业机密和知识产权问题。于是美国防部就想出了一种折衷的方法——描述硬件的语言,也就是VHDL。通过VHDL,供应商要把自己生产的集成电路芯片的行为描述出来:比如说,加了什么样的信号后过多少时间它能输出什么等等。这样,如果有必要让其他厂商生产代用品,他们只需照着VHDL文档,设计出行为与其相同的芯片即可。这样的代用品相当于是新厂商在不了解原产品结构的情况下独立设计的,所以不太会涉及知识侵权。第1章概述1987年,VHDL被IEEE和美国国防部确认为标准硬件描述语言,IEEE公布了VHDL的标准版本IEEE-1076(简称87版)。1993年,IEEE对VHDL进行了修订,即IEEE标准的1076-1993(简称93版),增加了一些新的命令和属性。二者不完全兼容,但只需作简单修改。第1章概述VHDL与VerilogHDL语法:VHDL比较严谨,VerilogHDL格式要求相对宽松电路:VerilogHDL偏重于硬件,VHDL强调于组合逻辑的综合。着重于集成电路的设计,则只需VerilogHDL就可以了,若要进行大规模系统设计,则你就必须学习VHDL。国内引进VHDL比较早,所以关于VHDL的书籍资料较多,学起来参考文献比较多。第1章概述VHDL具有以下优点:(1)支持“自顶向下”的设计方法,非常便于设计的模块化。VHDL的宽范围描述能力使它成为高层次设计的核心,将设计人员的工作重心提高到了系统功能的实现与调试,而花较少的精力于物理实现。(2)VHDL可以用简洁明确的代码描述来进行复杂控制逻辑设计,灵活且方便,而且也便于设计结果的交流、保存和重用。(3)VHDL的设计不依赖于特定的器件,方便了工艺的转换。(4)VHDL是一个标准语言,为众多的EDA厂商支持,因此移植性好。第1章概述1.3VHDL语言的开发流程VHDL与普通的高级语言相似,程序也需要首先经过编译器进行语法、语义的检查,并转换为某种中间数据格式。但与其他高级语言相区别的是,用硬件描述语言编制程序的最终目的是要生成实际的硬件,因此VHDL中有与硬件实际情况相对应的并行处理语句。此外,用VHDL编制程序时,还需注意硬件资源的消耗问题(如门、触发器、连线等的数目),有的VHDL程序虽然语法、语义上完全正确,但并不能生成与之对应的实际硬件,其原因就是要实现这些程序所描述的逻辑功能,消耗的硬件资源将十分巨大。第1章概述设计输入(原理图/VHDL语言)综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器功能仿真应用FPGA/CPLD的EDA开发流程:第1章概述设计输入(原理图/VHDL语言)1.图形输入图形输入原理图输入状态图输入波形图输入优点:输入方式直观。缺点:可修改性差和移植性差。第1章概述2.VHDL文本输入这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了VHDL硬件描述语言的电路设计文本(源程序),进行编辑输入。可以说,应用VHDL的文本输入方法克服了上述原理图输入法存在的所有弊端,为EDA技术的应用和发展打开了一个广阔的天地。第1章概述综合整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述,依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合,最终获得门级电路甚至更底层的电路描述网表文件。由此可见,综合器工作前,必须给定最后实现的硬件结构参数,它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来,成为相应互的映射关系。第1章概述适配适配器也称结构综合器,它的功能是将由综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作,其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真,同时产生可用于编程的文件。第1章概述时序仿真与功能仿真时序仿真功能仿真适配完成后进行。仿真文件中己包含了器件硬件特性参数,因而,仿真精度高,这是接近真实器件运行特性的仿真。在综合前进行。直接对VHDL、原理图描述的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求的过程,仿真过程不涉及任何具体器件的硬件特性。第1章概述编程下载将适配得到的网表文件,也就是最终的下载文件通过编程器或下载电缆装配到具体的实现芯片中去,得到最终的硬件电路。最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试,以便最终验证设计项目在目标系统上的实际工作情况,以排除错误,改进设计。第1章概述1.4可编程逻辑器件可编程逻辑器件(ProgrammableLogicDevice,PLD)是一类半定制的通用性器件,用户可以通过对PLD器件进行编程来实现所需的逻辑功能。与专用集成电路ASIC相比,PLD具有灵活性高、设计周期短、成本低、风险小等优势,因而得到了广泛应用。PLD从20世纪70年代发展到现在,已经形成了许多类型的产品,随着数字系统规模和复杂度的增长,许多简单PLD产品已经逐渐退出市场,目前使用最广泛的可编程逻辑器件有两类:现场可编程门阵列(FieldProgrammableGateArray,FPGA)和复杂可编程逻辑器件(ComplexProgrammableLogicDevice,CPLD)。第1章概述复杂可编程逻辑器件CPLDCPLD是指复杂可编程逻辑器件(ComplexProgrammableLogicDevice),它是20世纪80年代后期得到迅速发展的新一代可编程逻辑器件。早期的PLD结构简单,规模小,只有几百个等效逻辑门,难以实现复杂的逻辑。为了增加PLD的密度,扩充其功能,一些厂家对PLD的结构进行了改进,例如,在两个逻辑阵列的基础上大量增加输出宏单元,提供更大的与阵列以及采用分层次结构逻辑阵列等,使PLD逐渐向复杂可编程逻辑器件过渡。CPLD的集成度一般可达数千甚至数万门,能够实现较大规模的电路集成。第1章概述现场可编程门阵列FPGAFPGA是英文Field-ProgrammableGateArray的缩写,即现场可编程门阵列。典型的FPGA通常包含:可编程逻辑功能块、可编程输入/输出块和可编程互连资源。可编程逻辑功能块是实现用户功能的基本单元,多个逻辑功能块通常规则地排成一个阵列结构,分布于整个芯片;可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口,围绕在逻辑单元阵列四周;可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关,它们将各个可编程逻辑块或输入/输出块连接起来,构成特定功能的电路。用户通过编程决定每个单元的功能以及它们的互连关系,从而实现所需的逻辑功能。第1章概述查找表查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。第1章概述4输入与门的例子第1章概述FPGA和CPLD差异1.CPLD更适合完成组合逻辑电路,FPGA更适合于完成时序逻辑。2.FPGA(八百万
本文标题:可编程逻辑器件第一章 概述
链接地址:https://www.777doc.com/doc-3575666 .html