数字电子技术课程设计报告

目录一、设计任务及要求.......................................................................................................................1二、设计的作用、目的...................................................................................................................1三、设计过程...................................................................................................................................21.方案设计与论证....................................................................................................................22.单元电路设计、参数计算和元器件的选择........................................................................3四、心得体会及建议.......................................................................................................................8五、附录...........................................................................................................................................9六、参考文献.................................................................................................................................10摘要数字电子钟是一个将‘‘时’’,‘‘分’’,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字电子钟电路主要由秒信号发生器，“时、分、秒”计数器、译码器及显示器组成，由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动等特点。本设计中的数字时钟采用数字电路实现对“时、分、秒’’的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555振荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真及实验接线并记录结果。实验证明该设计电路基本能实现设计的功能要求。关键词:振荡器、译码显示器、计数器、校时电路、脉冲产生电路沈阳工程学院课程设计设计题目：数字钟的电路设计系别自动化学院班级电子132学生姓名李雅静学号2013311202指导教师郝波职称教授沈阳工程学院设计报告11数字钟的电路设计报告一、设计任务及要求通过对《数字电子技术》课程的学习，让同学掌握《数字电子技术》课程的基本理论以及方法，加深学生对理论知识的理解，同时积极有效的提高了学生的动手能力，独立思考和解决问题的能力，创新思维能力、协调能力，以及团结合作、互帮互助的优良传统。为了充分体现这些精神和能力，所以让同学独立自主的制造一个数字时钟，故，对同学设计的数字时钟进行如下要求：时钟显示功能，能够以十进制显示“时”，“分”，“秒”。二、设计的作用、目的（1）．在同学掌握《数字电子技术》课程的基本理论以及方法的基础上，加深学生对理论知识的理解，同时积极有效的提高了学生的动手能力，独立思考和解决问题的能力，创新思维能力、协调能力，以及团结合作、互帮互助的优良传统。（2）．掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。（3）.熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理，熟悉数字钟的设计与制作。（4）.通过对数字时钟原理的学习，增强同学们的理论知识以及思维能力。此次实验设计不单是理论的实现，相反的，更多的在于操作能力的锻炼。通过对数字时钟的实践操作，让同学们从中收获甚多。（5）.掌握数字钟的设计、调试方法。沈阳工程学院设计报告22三、设计过程1.方案设计与论证数字钟的逻辑结构主要包括有六十进制计数器、二十四进制计数器（其中包括六十进制计数器和二十四进制计数器均由十进制计数器74LS160接成）、动态显示译码器、LED数码管显示环节、555定时器（可以提供一个比较精确的1Hz的时钟脉冲），时间设置环节可以提供时间的初始设置，动态显示译码器提供将BCD代码(即8421码)译成数码显示管所需要的驱动信号，使LED数码管用十进制数字显示出BCD代码所表示的数值。数字钟电路系统的组成框图：图1：数字电子时钟系统框图时显示器分显示器秒显示器时译码器分译码器秒译码器24时计数器60分计数器60秒计数器校时电路555定时器沈阳工程学院设计报告332.单元电路设计、参数计算和元器件的选择(1)．555定时器的设计555定时器是一种多用途的数字—模拟混合集成电路，利用它能极方便地构成施密斯触发器、单稳态触发器和多谐振荡器。由于使用灵活、方便，所以555定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用。本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，通过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。最终我们选择了555定时器作为秒脉冲发生器。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器Ｃ1、Ｃ2的工作状况决定。若复位端ＲＤ加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出Ｑ为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。555是数字钟脉冲产生的核心部分。为了保证脉冲的准确性与稳定性，R1和R2采用可调电阻，经过不断的调试，R1的阻值大约在15K左右，R2的电阻大约在68K左右，电容C大小为10uF，经过多次调试后可以得到频率为1Hz的秒脉冲，并将其作为整个多功能数字钟的脉冲源，作为计数器计数等功能之用R1=R2T=（R1+2R2）Cln2=1R1=1／（3Cln2）∏=48k∏沈阳工程学院设计报告44图2：555定时器图(2)．计数器的设计计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。首先是由555定时器给秒个位计数器一个1Hz的脉冲，秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字显示时.分.秒的要求。“秒”和“分计数器应为六十进制，二“时”计数器应为二十四进制。采用十进制计数器74LS160来实现时间计数单元的计数功能。数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来沈阳工程学院设计报告55时，反馈信号随即将计数电路清零，实现模为60的循环计数。1）.六十进制加法计数器。采用74LS160组成六十进制加法计数器，可利用74LS160异步清零端通过反馈归零来实现。六十进制加法计数器2）.二十四进制加法计数器。由两个74LS160和74LS00四2输入与非门组成二十四进制“时”计数器。沈阳工程学院设计报告66二十四进制加法计数器(3)．校时电路的设计校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。四-2输入与非门74LS00集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两沈阳工程学院设计报告77种扇出系数。即低电平扇出系数和高电平扇出系数。(4)．译码和显示电路的设计译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS248，74LS248输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。本设计译码和显示电路由74LS248和七段数码管组成。六个74LS248和六个七段数码管组成。七段数码管，随着秒计数脉冲不断的输入和计时的变化，连续的进行时、分、秒计时显示。显示电路沈阳工程学院设计报告88四、心得体会及建议通过此次的数字时钟课程设计，无疑的一点：我学到了很多。早在大一的时候我就在问自己我学电路分析究竟拿来干什么，学数字电子技术基础拿来干什么，都埋头苦干在书本上，一点兴趣都没有，一点趣味都没有，以至于花了时间在课本上，却没让自己得到更多的收获。可这次不