八路抢答器设计设计

专业：机电一体化班级：技师机电085班姓名：刘文刚学号：087610534-1-学号：087610534姓名：刘文刚学制：3.5年专业：机电一体化班级：技师机电085班班主任：杨彦博老师设计题目：八位数字抢答器的设计指导教师姓名：蔺淑萍老师职务或职称：教师-2-课程设计任务书目录）前言…………………………………2第一章设计任务设计要求……………………………3功能要求……………………………4第二章主要器件介绍74LS148…………………………574LS192及74LS00……………………774LS279……………………8NE555……………………8第三章设计方案抢答器框架设计……………………9抢答功能设计……………………10定时电路设计……………………11报警电路设计……………………12时序控制电路设计……………………13整机电路设计…………………14第四章电路实现及电路调试电路实现……………………15电路调试……………………16实验过程出错及纠正………………16第五章结论………………………………………17第六章参考文献……………………………………18-3-前言数字电路产品在生活中有着极其广泛的应用，包括计算机、数字通信、智能仪器仪表、自动控制及航天等领域中。这些给人们带来了生活，工作等方面带来了极大的方便。工厂、学校和电视台等单位常举办各种智力竞赛,抢答器是必要设备。在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。为解决这个问题，我们准备就本次课设的机会制作一个低成本但又能满足学校需要的八路数显抢答器。抢答器在比赛等场合中不可缺少的设备。本文就是从数字电路芯片的功能简介开始，利用功能不同的数字电路芯片的组合来实现多路抢答器的功能。首先简要的介绍了数字电路的发展和演变。然后介绍几个主要集成芯片的管脚功能和用法。最后介绍多路抢答器的原理和设计过程。总结与改进部分，讲一些电路在实际设计调试中的不足，并加以改进。智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。第-4-第一章设计任务（1）设计要求抢答器主要是基于74系列集成芯片组成电路各个部分，成本较低，且基本能够使用于学校的一些活动中。采用74LS148编码器和74LS279RS锁存器组成抢答器的核心部分抢答电路。采用74LS192十进制加/减计数器设计抢答器的定时部分，计数器的时钟脉冲电路提供。采用555定时器和三极管构成报警电路，时序控制电路由74LS121产生。。采用七段共阴极LED数码管显示抢答序号和定时时间，由74LS48数字显示译码管显示数码管。设计器材统计如下表：（设计中些基本的器材则实验室提供）74LS1211个电阻68KΩ1个74LS1481个电阻510Ω2个74LS1922个电容10uF2个74LS2791个电容0.1uF1个NE5552个电容100uF1个电阻1KΩ1个发光二极管2个电阻10KΩ9个按键开关9个电阻15KΩ1个共阴数码管3个电阻4.7KΩ1个74LS001个电阻5.1KΩ1个74LS111个电阻100KΩ1个三极管3DG121只-5-（2）功能要求将主要设计一个供八人使用的定时抢答器，它要实现以下主要功能：一、基本功能（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；二、扩展功能（1）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声器上发出短暂声响；（2）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（3）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。-6-第二章主要器件介绍（1）74LS148在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。74LS148优先编码器（a）符号图(b)管脚图74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。74LS148的功能表：输入输出SI0I72Y1Y0YSYEXY10000××××××××11111111×××××××0××××××01×××××0111111110000010101101101010I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GNDVCCYSYEXI3I2I1I0Y0(a)(b)-7-由74148真值表可列输出逻辑方程为：A2=(I4+I5+I6+I7)IEA1=(I2I4I5+I3I4I5+I6+7)•IEA0=(I1I2I4I6+I3I4I6+I5I6+I7)•IE使能输出端OE的逻辑方程为：OE=I0•I1•I2•I3•I4•I5•67•IE当使能输入IE=1时，禁止编码、输出(反码)：A2,A1,A0为全1。当使能输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。OE为使能输出端，它只在允许编码(IE=0)，而本片又没有编码输入时为0。扩展片优先编码输出端GS的逻辑方程为：GS=(I0+I1+I2+I3+I4+I5+I6+I7)•IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0；若允许编码而无编码输入信号时为1；在不允许编码(IE=1)时，它也为1；GS=0表示“电路工作，而且有编码输入”00000××××0111×××01111××011111×0111111011111110111001011101111010101010-8-（2）74LS192及74LS0074LS192功能介绍74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出。BO为借位输出：0000状态后负脉冲输出。74LS192管脚图74ls192功能表：输入输出MRPLUCPDCPP3P2P1P0Q3Q2Q1Q01×××××××000000××dcbadcba011××××加计数011××××减计数74LS00管脚图及其功能表：-9-（3）74LS27974LS279管脚图及其功能表：74LS279进行反码和锁存作用（4）NE555NE555管脚图：-10-第三章设计方案抢答器框架设计定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。图1如图所示为总体方框图。工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。-11-电路设计一、抢答功能设计设计电路如图1所示。电路选用优先编码器74LS148和锁存器74LS279来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于清除端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端)=1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为5。此外，CTR＝１，使74LS148优先编码工作标志端（图中5号端）＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为CTR＝１，使优先编码工作标志端（图中5号端）＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置清除然后再进行下一次抢答。图1-12-输入端（按键）真值表如下图2：图2二、定时电路设计节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图3。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。-13-图3三、报警电路设计由555芯片构成多谐振荡电路,555的输出信号再经三极管放大,从而推动扬声器发声。控制电路包括时序和报警两个电路,如图4所示。控制电路需具有以下几个功能。主持人闭合开关扬声器发声,多路抢答器电路和计时电路进入正常状态;参