您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 信息化管理 > 运用Expedition与Hyperlynx提高设计效率
运用Expedition与Hyperlynx提高设计效率中国电子科技集团公司第五十研究所总体部张超[摘要]本文结合一个具体型号的设计实践探讨了典型高速数字电路板设计中影响性能可靠性的高速问题,并且通过信号完整性分析软件HyperLynx的仿真和验证发现并解决了包括过冲、串扰在内的典型的信号完整性问题。[关键词]HyperLynx信号完整性分析高速电路设计1.引言随着应用需求的提升以及半导体器件和印刷电路板工艺技术的持续进步,电子整机系统正在整合越来越多也越来越复杂的成分朝着大规模、小体积、高速度的方向发展,同时芯片自身的特征尺寸也在不断缩减,而信号的频率却在持续提高,由互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题已经成为高速PCB设计必须考虑的问题。MentorGraphics公司的Expedition环境以其强大的交互式布局布线功能和易学易用等特点,成为业界主流的PCB设计平台。MentorGraphics公司的HyperLynx软件作为业界应用最为普遍的高速PCB仿真工具,能极大地提高设计的质量。联合运用这两个工具,更是效率倍增,使一板成功不再是难事。2.项目介绍在我们的设计中,运用了TI的C6000系列DSP和Xilinx的XC2S200系列FPGA,双方通过同步总线实现数据的高速传输;在系统中还运用了AD芯片、数字上变频芯片(DUC)和数字下变频芯片(DDC),使用一个44.8M的主时钟信号。整个系统的框图如下所示:在接收过程中,10.7M的中频信号经A/D采样变为数字信号,再经DDC数字下变频变为中频信号,然后输入FPGA进行处理。在发送过程中,FPGA将数据输出给DUC进行数字上变频和D/A转换,然后再经低通滤波器滤波后输出中频信号。FPGA完成同步和均衡,以及充当数据传输的FIFO。DSP完成调制解调功能。PCB采用六层板,中间两个信号层。由于DSP和FPGA之间的总线速率较高,多个芯片使用同一时钟源,所以如何避免总线之间的串扰以及确保一个干净的时钟信号成了系统能否成功运行的关键之一。3.运用HyperLynx进行高速分析在用DxDesigner完成原理图的绘制后,我们用HyperLynxLineSim分别对总线和时钟线做了布线前仿真。在对总线进行前仿真的时候,我们要求总线之间的串扰不高于200mV。从TI和Xilinx网站下载双方芯片的IBIS模型导入HyperLynx后,我们建立了一个三根相邻走线的LineSim原理图,在Couplingregion中设置的平行长度为3inches,线宽6.0mils,线到线的间距8.0mils,运行仿真。由仿真结果我们发现,总线之间存在较大的串扰,最大值大约800mV,不满足设计的要求,设计必须改进。增加线间距到10mils,层间距由10mils减小到5mils后,仿真结果仍有400mV左右的串扰,设计必须进一步改进。运行LineSim的端接向导,软件建议串联端接一个47ohms的电阻。按照建议修改原理图后仿真。串扰低于200mV,满足了设计要求。在对时钟线进行前仿真的时候,我们设置的线长为6-inch,仿真结果时钟信号存在较大的过冲,不符合设计要求。改善布线拓扑结构缩短线长,而且按照软件的建议增加串联端接63ohms电阻后,再次进行仿真,结果满足了设计的要求。然后,我们将以上仿真的假设数据回传给DxDesigner,并随同网表文件一起导入Expedition,实现PCB板的规则驱动布线。布线完成后,我们用HyperLynxBoardSim进行了后仿真。我们首先运用BoardSim的板级向导对整个PCB板进行了快速分析,发现有一条运行速度为180MHz的信号线不符合设计要求,于是我们对那条信号线进行了详细的分析,发现它存在较大的上冲和下冲,进行EMC仿真发现有几个辐射峰值超标。于是我们再次运行了端接向导,按照软件的建议修改了端接值,将原来的端接电阻由330ohms改为了65ohms,并将端接电容由33pF改为了183pF,再次仿真后,得到仿真波形如下,满足了设计的要求。再次对整个PCB进行快速分析后,没发现不符合设计要求的地方,对几个关键网络进行仿真分析也没发现不符合要求的地方。在接下来的制板调试阶段也进行得相当顺利,整个过程相比原来节省了2—3个星期。4.总结在整个项目设计过程中,我们发现运用Expedition与HyperLynx优化设计流程,并在以下几个环节显著的缩短了设计时间、提高了设计质量:●Expedition的中心库管理工具提供的是在中心位置开发和维护公司元件库的方法,多个用户可以从不同机器同时访问同一中心库,这就使得在大型PCB设计中多名设计人员同时协同工作极其方便。同时中心库非常便于维护,在建立元器件库尤其是管脚特别多的芯片的时候非常快捷。●Expedition的布线工具的交互式布局布线、自动推挤、正反标注等功能能够大大减少我们的工作量,提高布通率,且能减少我们出错的可能性。●布线前的仿真尤其是对关键网络的仿真非常重要,LineSim能帮助我们优化出一套适合当前电路的PCB叠层结构、布线阻抗与高速设计规则(线宽、线长、间距等),从而避免了布局布线时容易出现的错误,大大节省了设计的时间。●布线后的仿真对于确保系统的性能特别重要。HyperLynx的布线后的仿真工具BoardSim能帮助我们找出系统中出现的过冲、延迟、串扰及EMI辐射超出设计要求的网络,并能提出非常有效的改进建议,帮助我们快速的排除设计中出现的问题,从而避免了反复修改、制板、调试这些烦人的工作。●在BoardSim中可以直接修改网络中的匹配、无源器件参数等信息,然后通过反标注来更新原理图及PCB,实现数据同步,且避免人为修改的错误与疏漏。
本文标题:运用Expedition与Hyperlynx提高设计效率
链接地址:https://www.777doc.com/doc-748259 .html